Wurde eine neue Technik zur Leistungsreduzierung namens Voltage Scaling Stacked Transistor (VS-STACK) vorgestellt. Die vorgeschlagene Technik wurde mit einigen der bestehenden Techniken zur Leistungsreduzierung verglichen. Das Ergebnis zeigt eine kolossale Reduzierung des Stromverbrauchs für das NOR-Gatter mit 2 Eingängen. Die Leistungsaufnahme wird um 20% bis 90% reduziert. Außerdem gibt es eine enorme Verbesserung des Leistungsverzögerungsprodukts. Daher kann diese Technik für Hochgeschwindigkeitsschaltungen verwendet werden. Die Schaltung arbeitet im Unterschwellenbereich, der für...

Une nouvelle technique de réduction de la puissance appelée Voltage Scaling Stacked Transistor (VS-STACK) a été présentée. La technique proposée a été comparée à certaines des techniques de réduction de puissance existantes. Le résultat montre une réduction colossale de la consommation d'énergie pour la porte NOR à 2 entrées. La consommation d'énergie est réduite de 20 à 90%. De plus, il y a une amélioration considérable du produit retard puissance. Cette technique peut donc être utilisée pour des circuits à haute vitesse. Le circuit fonctionne dans la région du...