Eine leistungsstarke Universal-Gate-Implementierung mit geringem Stromverbrauch

ISBN-13: 9786204995984 / Miękka / 68 str.

Geetanjali Sharma

Opis

Wurde eine neue Technik zur Leistungsreduzierung namens Voltage Scaling Stacked Transistor (VS-STACK) vorgestellt. Die vorgeschlagene Technik wurde mit einigen der bestehenden Techniken zur Leistungsreduzierung verglichen. Das Ergebnis zeigt eine kolossale Reduzierung des Stromverbrauchs für das NOR-Gatter mit 2 Eingängen. Die Leistungsaufnahme wird um 20% bis 90% reduziert. Außerdem gibt es eine enorme Verbesserung des Leistungsverzögerungsprodukts. Daher kann diese Technik für Hochgeschwindigkeitsschaltungen verwendet werden. Die Schaltung arbeitet im Unterschwellenbereich, der für Anwendungen geeignet ist, die einen extrem niedrigen Stromverbrauch erfordern.

O autorze

Geetanjali Sharma verfügt über 12 Jahre Lehr- und Forschungserfahrung auf dem Gebiet der Elektronik und Kommunikation sowie des VLSI-Designs. Sie hat mehrere Veröffentlichungen in internationalen Fachzeitschriften und Konferenzen im Bereich VLSI-Design.