Implémentation d'une porte universelle haute performance à faible consommation

ISBN-13: 9786204996035 / Francuski / Miękka / 64 str.

Geetanjali Sharma

Opis

Une nouvelle technique de réduction de la puissance appelée Voltage Scaling Stacked Transistor (VS-STACK) a été présentée. La technique proposée a été comparée à certaines des techniques de réduction de puissance existantes. Le résultat montre une réduction colossale de la consommation d'énergie pour la porte NOR à 2 entrées. La consommation d'énergie est réduite de 20 à 90%. De plus, il y a une amélioration considérable du produit retard puissance. Cette technique peut donc être utilisée pour des circuits à haute vitesse. Le circuit fonctionne dans la région du sous-seuil, ce qui convient aux applications qui nécessitent une consommation d'énergie extrêmement faible.

O autorze

Geetanjali Sharma a 12 ans d'expérience dans l'enseignement et la recherche dans le domaine de l'électronique et de la communication et de la conception VLSI. Elle a publié plusieurs articles dans des revues et conférences internationales dans le domaine de la conception VLSI.