topmenu
Wyniki wyszukiwania:
wyszukanych pozycji: 27
 |
Real Time Applications of Computer Network II
ISBN: 9783659688751 / Angielski / Miękka / 2020 / 56 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) |
cena:
178,89 zł |
 |
Performance Evaluation of 3D SRAM Architecture using Coaxial TSV
ISBN: 9783659746499 / Angielski / Miękka / 2015 / 68 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) 3D stacking of logic and memory devices is essential to keep the Moore's law ticking. In 3D integration, memory devices can be stacked on the top of processors. TSV based 3D memory architecture enables the reuse of logic dies with multiple memory layers. Conventional 3D memory suffer from speed, power and yield overhead due to large parasitic load of TSV and cross layer PVT variations. In order to overcome these limitations, this paper the physical design of a semi master-slave (SMS) architecture of 3D SRAM which provides a constant-load logic-SRAM interface across various stacked layers and...
3D stacking of logic and memory devices is essential to keep the Moore's law ticking. In 3D integration, memory devices can be stacked on the top of p...
|
cena:
160,95 zł |
 |
MPSoCs avec architecture multi-coeurs hétérogène single-ISA
ISBN: 9786204516318 / Francuski / Miękka / 64 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) La méthode d'allocation de processeur RST pour les MPSoCs avec architecture multicoeur hétérogène single-ISA, qui est considérée comme une plateforme prometteuse pour le développement des MPSoCs. L'objectif de la méthode proposée est d'aboutir à une allocation de processeur appropriée et à une configuration de mappage de tâches telle que le temps d'exécution de la charge de travail cible soit optimisé tout en respectant les contraintes de ressources et d'espace données. Étant donné que l'espace de solution du problème de synthèse cible croît de manière exponentielle avec...
La méthode d'allocation de processeur RST pour les MPSoCs avec architecture multicoeur hétérogène single-ISA, qui est considérée comme une plate...
|
cena:
160,95 zł |
 |
MPSoCs with single-ISA heterogeneous multi-core architecture : Research Perspective
ISBN: 9786139474158 / Angielski Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) |
cena:
160,95 zł |
 |
MPSoC s geterogennoj mnogoqdernoj arhitekturoj single-ISA
ISBN: 9786204516349 / Rosyjski / Miękka / 68 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) |
cena:
88,78 zł |
 |
MPSoCs com arquitectura multi-núcleo heterogénea de um só visto
ISBN: 9786204516332 / Portugalski / Miękka / 64 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) |
cena:
160,95 zł |
 |
MPSoCs mit heterogener Single-ISA-Multi-Core-Architektur
ISBN: 9786204516295 / Miękka / 68 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) Die RST-Prozessorzuweisungsmethode für MPSoCs mit heterogener Single-ISA-Multicore-Architektur, die als vielversprechende Plattform für die Entwicklung von MPSoCs gilt. Das Ziel der vorgeschlagenen Methode ist es, eine geeignete Prozessorzuweisung und Task-Mapping-Konfiguration zu finden, so dass die Ausführungszeit der Ziel-Workloads optimiert wird, während die gegebene Ressourcen-/Flächenbeschränkung erfüllt wird. Da der Lösungsraum des Zielsyntheseproblems exponentiell mit der Anzahl der Tasks in der Ziel-Workload und der Anzahl der Cores wächst, haben wir eine heuristisch...
Die RST-Prozessorzuweisungsmethode für MPSoCs mit heterogener Single-ISA-Multicore-Architektur, die als vielversprechende Plattform für die Entwickl...
|
cena:
160,95 zł |
 |
MPSoC con architettura multi-core eterogenea single-ISA
ISBN: 9786204516325 / Włoski / Miękka / 64 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) |
cena:
160,95 zł |
 |
Acelerador de Hardware Partilhado para Arquitectura Híbrida AHt-MPSoC
ISBN: 9786204664859 / Portugalski / Miękka / 64 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) |
cena:
178,89 zł |
 |
Leistungsbewertung einer 3D-SRAM-Architektur mit koaxialem TSV
ISBN: 9786209263767 / Niemiecki / Miękka / 2025 / 76 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) Die 3D-Stapelung von Logik- und Speicherbausteinen ist unerlässlich, um das Moore'sche Gesetz aufrechtzuerhalten. Bei der 3D-Integration können Speicherbausteine auf Prozessoren gestapelt werden. Die TSV-basierte 3D-Speicherarchitektur ermöglicht die Wiederverwendung von Logik-Chips mit mehreren Speicherschichten. Herkömmliche 3D-Speicher leiden unter Geschwindigkeits-, Leistungs- und Ertragsverlusten aufgrund der großen parasitären Last von TSV und PVT-Schwankungen zwischen den Schichten. Um diese Einschränkungen zu überwinden, wird in diesem Artikel das physikalische Design einer...
Die 3D-Stapelung von Logik- und Speicherbausteinen ist unerlässlich, um das Moore'sche Gesetz aufrechtzuerhalten. Bei der 3D-Integration können Spei...
|
cena:
178,89 zł |
 |
Obschij apparatnyj uskoritel' dlq gibridnoj arhitektury AHt-MPSoC
ISBN: 9786204664866 / Rosyjski / Miękka / 68 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) |
cena:
88,78 zł |
 |
Acceleratore hardware condiviso per un'architettura AHt-MPSoC ibrida
ISBN: 9786204664835 / Włoski / Miękka / 64 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) |
cena:
178,89 zł |
 |
Valutazione delle prestazioni dell'architettura SRAM 3D con TSV coassiale
ISBN: 9786209286803 / Włoski / Miękka / 2025 / 72 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) |
cena:
178,89 zł |
 |
Avaliação do desempenho da arquitetura SRAM 3D utilizando TSV coaxial
ISBN: 9786209284243 / Portugalski / Miękka / 2025 / 72 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) |
cena:
178,89 zł |
 |
Accélérateur matériel partagé pour l'architecture hybride AHt-MPSoC
ISBN: 9786204664828 / Francuski / Miękka / 68 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) Dans ce système, une nouvelle classe d'architecture hybride AHt-MPSoC est présentée, dans laquelle les accélérateurs matériels sont partagés entre les processeurs de manière à réduire le coût du système et à augmenter les performances. Un nouveau schéma de mémoire hybride est proposé par ce schéma est évalué par une simulation extensive pour montrer des améliorations significatives de la performance. L'architecture MPSoC hybride asymétrique se compose d'une mémoire vive statique (SRAM) et d'une cellule de mémoire vive dynamique intégrée (eDRAM) en association avec la...
Dans ce système, une nouvelle classe d'architecture hybride AHt-MPSoC est présentée, dans laquelle les accélérateurs matériels sont partagés en...
|
cena:
178,89 zł |
 |
Shared Hardware Accelerator for Hybrid AHt-MPSoC Architecture : Research Perspective
ISBN: 9786139463121 / Angielski Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) |
cena:
178,89 zł |
 |
Évaluation des performances de l'architecture SRAM 3D utilisant des TSV coaxiaux
ISBN: 9786209274008 / Francuski / Miękka / 2025 / 76 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) L'empilement 3D des dispositifs logiques et mémoire est essentiel pour que la loi de Moore continue de s'appliquer. Dans l'intégration 3D, les dispositifs mémoire peuvent être empilés au-dessus des processeurs. L'architecture mémoire 3D basée sur les TSV permet de réutiliser les puces logiques avec plusieurs couches mémoire. Les mémoires 3D conventionnelles souffrent de problèmes de vitesse, de puissance et de rendement en raison de la charge parasite importante des TSV et des variations PVT entre les couches. Afin de surmonter ces limitations, cet article présente la conception...
L'empilement 3D des dispositifs logiques et mémoire est essentiel pour que la loi de Moore continue de s'appliquer. Dans l'intégration 3D, les dispo...
|
cena:
178,89 zł |
 |
Ocena wydajnosci architektury 3D SRAM z wykorzystaniem wspólosiowych TSV
ISBN: 9786209279126 / Polski / Miękka / 2025 / 72 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) |
cena:
178,89 zł |
 |
Gemeinsamer Hardware-Beschleuniger für hybride AHt-MPSoC-Architektur
ISBN: 9786204664804 / Miękka / 68 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) In diesem System wird eine neue Klasse von hybriden AHt-MPSoC-Architekturen vorgestellt, in denen Hardware-Beschleuniger zwischen Prozessoren geteilt werden, um die Systemkosten zu senken und die Leistung zu erhöhen. Ein neuartiges hybrides Speicherschema wird vorgeschlagen. Dieses Schema wird durch umfangreiche Simulationen bewertet und zeigt signifikante Leistungsverbesserungen. Die hybride asymmetrische heterogene MPSoC-Architektur besteht aus einem statischen Speicher mit wahlfreiem Zugriff (SRAM) und einer eingebetteten Zelle mit dynamischem Speicher mit wahlfreiem Zugriff (eDRAM) in...
In diesem System wird eine neue Klasse von hybriden AHt-MPSoC-Architekturen vorgestellt, in denen Hardware-Beschleuniger zwischen Prozessoren geteilt ...
|
cena:
178,89 zł |
 |
Performance and Analysis of Task Out-of-Order Execution in MPSoCs
ISBN: 9783659827594 / Angielski / Miękka / 2016 / 76 str. Termin realizacji zamówienia: ok. 10-14 dni roboczych (Bez gwarancji dostawy przed świętami) The inter-subsystem communication structure can be optimized at the beginning of the design process by using simulation models at three different abstraction levels. Some design loop cases can be avoided by using this exploration method. With the Motion-JPEG case study, and illustrate the whole communication exploration process step by step. From experimental results, it show that compared with the cycle accurate simulation, the inter subsystem communication can be well optimized and evaluated at higher abstraction levels. In this project, a solution for a classification problem that is used...
The inter-subsystem communication structure can be optimized at the beginning of the design process by using simulation models at three different abst...
|
cena:
160,95 zł |
Czytaj nas na:
Zobacz: Księgarnia Czeska | Wydawnictwo Książkowe Klimaty | Mapa strony | Lista autorów
KrainaKsiazek.PL - Księgarnia Internetowa
KrainaKsiazek.PL - Księgarnia Internetowa
