Etude de la Fiabilite Des Oxydes Minces Dans Les Structures Mos » książka
Etude de la Fiabilite Des Oxydes Minces Dans Les Structures Mos
ISBN-13: 9786131531125 / Francuski / Miękka / 2018 / 160 str.
Ce memoire traite de la fiabilite des composants MOS et des oxydes SiO2 ultra-minces. Le courant de fuite dans l'oxyde du aux contraintes electriques est modelise par un effet tunnel assiste par defauts, le claquage mou (soft-breakdown) par un amincissement local de l'oxyde et les fuites a basse tension comme un effet tunnel via des etats d'interface. Les degradations suivent une loi d'acceleration en VG et la probabilite de creation de defauts est obtenue en fonction de l'energie des porteurs. Puis la fiabilite du transistor lors de stress AC en porteurs chauds a ete etudiee. L'estimation quasi- statique de la duree de vie est appliquee au cas du transistor de passage et ses limitations sont pointees en cas de relaxation. Pour le procede, on a analyse les degats dans le volume du semi-conducteur et les courants de fuite induits par une implantation ionique a haute energie. Une methodologie optimisee de detection des defauts latents dus au Wafer Charging utilisant des injections breves de porteurs chauds est decrite. Enfin, nous avons identifie par DLTS deux defauts lies a une contamination au Fer dans le Silicium (paire Fe-B et Fer interstitiel)."
Ce mémoire traite de la fiabilité des composants MOS et des oxydes SiO2 ultra-minces. Le courant de fuite dans loxyde dû aux contraintes électriques est modélisé par un effet tunnel assisté par défauts, le claquage mou (soft-breakdown) par un amincissement local de loxyde et les fuites à basse tension comme un effet tunnel via des états dinterface. Les dégradations suivent une loi daccélération en VG et la probabilité de création de défauts est obtenue en fonction de lénergie des porteurs. Puis la fiabilité du transistor lors de stress AC en porteurs chauds a été étudiée. Lestimation quasi- statique de la durée de vie est appliquée au cas du transistor de passage et ses limitations sont pointées en cas de relaxation. Pour le procédé, on a analysé les dégâts dans le volume du semi-conducteur et les courants de fuite induits par une implantation ionique à haute énergie. Une méthodologie optimisée de détection des défauts latents dus au Wafer Charging utilisant des injections brèves de porteurs chauds est décrite. Enfin, nous avons identifié par DLTS deux défauts liés à une contamination au Fer dans le Silicium (paire Fe-B et Fer interstitiel).
Czytaj nas na:
KrainaKsiazek.PL - Księgarnia Internetowa
