Die vorgeschlagene Arbeit wurde entwickelt, um das Risiko einer hochdimensionalen Datendarstellung in Form einer niedrigdimensionalen Datendarstellung zu verringern. Die Reduzierung der Dimensionalität wird durch die Auswahl der richtigen Merkmale erreicht, wobei die Dimensionen reduziert werden und ein geeignetes Modell erstellt wird, um die richtige Wahl zu treffen. In diesem Bericht werden die Verfahren zur Dimensionalitätsreduzierung wie Hauptkomponentenanalyse (PCA), Kernel-PCA und Locally Linear Embedded (LLE) vorgestellt.

Arrhythmia occurs when there is no proper working of electrical impulses present in the heart. An earlier detection of irregular heart rhythm is necessary in order to rescue ones survival. Classification of arrhythmia is needed for diagnosis. This report confers the Principle component analysis as feature reduction process to reduce high dimensional input without influencing classification methods and two feature selection techniques such as Grey wolf optimizer (GWO), Particle swarm optimization (PSO), and Support Vector Machine (SVM) helpful in choosing features with arrhythmia and...

The proposed work developed to reduce the risk of high dimensional data representation in the form of low dimensional data representation. Reduction in dimensionality is achieved by choosing the right features where the dimensions get reduced, it build a right model to achieve right choice. This report presents the dimensionality reduction practices such as Principal Component Analysis (PCA), Kernel PCA and Locally Linear Embedded (LLE).

Le travail proposé a été développé pour réduire le risque de représentation de données à haute dimension sous la forme d'une représentation de données à faible dimension. La réduction de la dimensionnalité est obtenue en choisissant les bonnes caractéristiques où les dimensions sont réduites, ce qui permet de construire un bon modèle pour réaliser le bon choix. Ce rapport présente les pratiques de réduction de la dimensionnalité telles que l'analyse en composantes principales (ACP), l'ACP à noyau et l'intégration linéaire locale (ELL).

The work presents two high-speed, low-power full adder cells designed with alternative internal logic structures, Gate Diffusion Input (GDI) logic styles, and hybrid CMOS logic styles to reduce Power Delay Product (PDP). This adder module was designed to be low-power, high-speed, and full-voltage swing. First design uses hybrid logic. The second design eliminates the need for XOR/XNOR gates for designing full adder cells and uses GDI (Gate-Diffusion-Input) to provide a low-power, high-speed digital component with full voltage swing. The work compares speed and power consumption of other...

Ce travail présente deux cellules d'additionneur complet à haute vitesse et à faible puissance conçues avec des structures logiques internes alternatives, des styles logiques GDI (Gate Diffusion Input) et des styles logiques CMOS hybrides pour réduire le Power Delay Product (PDP). Ce module additionneur a été conçu pour être à faible consommation, à haute vitesse et à pleine tension. La première conception utilise une logique hybride. La deuxième conception élimine le besoin de portes XOR/XNOR pour la conception de cellules d'additionneur complètes et utilise le GDI...