In dieser Arbeit werden zwei Hochgeschwindigkeits-Volladdiererzellen mit niedrigem Stromverbrauch vorgestellt, die mit alternativen internen Logikstrukturen, Gate Diffusion Input (GDI)-Logikstilen und hybriden CMOS-Logikstilen entwickelt wurden, um das Power Delay Product (PDP) zu reduzieren. Dieses Addierermodul wurde mit geringem Stromverbrauch, hoher Geschwindigkeit und vollem Spannungshub entwickelt. Der erste Entwurf verwendet hybride Logik. Das zweite Design macht XOR/XNOR-Gatter für den Entwurf von Volladdiererzellen überflüssig und verwendet GDI (Gate-Diffusion-Input), um eine...