ISBN-13: 9783841792563 / Francuski / Miękka / 2018 / 256 str.
Les travaux de cette thA]se portent sur l'A(c)tude des architectures de systA]mes et de circuits des rA(c)cepteurs radiofrA(c)quences A faible courant de consommation pour des applications automobiles ciblA(c)es, fonctionnant dans les bandes ISM infA(c)rieures au gigahertz. Ces rA(c)cepteurs doivent Aatre multistandards (ETSI, FCC, ARIB...) et multicanaux. Le courant de consommation du rA(c)cepteur, A l'exception de la partie numA(c)rique, ne doit pas excA(c)der 10 mA, soit 40 % de rA(c)duction par rapport A la moyenne de l'A(c)tat de l'art industriel proposA(c) en dA(c)but de ce travail. En se basant sur un A(c)tat de l'art des rA(c)cepteurs RF et la thA(c)orie associA(c)e A leur dimensionnement en fonction des spA(c)cifications et des performances voulues, deux stratA(c)gies de rA(c)duction du courant de consommation sont considA(c)rA(c)es. La premiA]re emploie une architecture hA(c)tA(c)rodyne A rA(c)jection d'image, basA(c)e sur une structure de Weaver A filtre polyphase, oA le courant des blocs critiques est optimisA(c) en fonction du contrAle de gain placA(c) en tAate du rA(c)cepteur. La seconde utilise une architecture A sous-A(c)chantillonnage qui permet de rA(c)duire le courant consommA(c) par le synthA(c)tiseur de frA(c)quence.
Les travaux de cette thèse portent sur létude des architectures de systèmes et de circuits des récepteurs radiofréquences à faible courant de consommation pour des applications automobiles ciblées, fonctionnant dans les bandes ISM inférieures au gigahertz. Ces récepteurs doivent être multistandards (ETSI, FCC, ARIB...) et multicanaux. Le courant de consommation du récepteur, à lexception de la partie numérique, ne doit pas excéder 10 mA, soit 40 % de réduction par rapport à la moyenne de létat de lart industriel proposé en début de ce travail. En se basant sur un état de lart des récepteurs RF et la théorie associée à leur dimensionnement en fonction des spécifications et des performances voulues, deux stratégies de réduction du courant de consommation sont considérées. La première emploie une architecture hétérodyne à réjection dimage, basée sur une structure de Weaver à filtre polyphase, où le courant des blocs critiques est optimisé en fonction du contrôle de gain placé en tête du récepteur. La seconde utilise une architecture à sous-échantillonnage qui permet de réduire le courant consommé par le synthétiseur de fréquence.