ISBN-13: 9786131545528 / Niemiecki / Miękka / 2018 / 268 str.
Les contraintes imposees au concepteur de circuits integres CMOS sont de plus en plus fortes. Dans ce cadre, les methodes de conception generalement utilisees dites "standard" montrent certaines limites. Il en resulte que les circuits generes ne sont pas optimaux soit en terme de surface, de delai ou de consommation. Dans cet ouvrage, une approche basee sur le concept original de cellule virtuelle est presentee. Une des premieres consequences de la suppression des contraintes liees au temps de developpement des bibliotheques de cellules standards est de permettre la generation et l'evaluation tres rapides des performances du bloc logique en cours de conception. De plus, la plus grande flexibilite (en terme de fonctionnalite des cellules et de dimensionnement des transistors) de l'approche proposee constitue une solution aux problemes lies a la conception de blocs optimises dans les technologies sous-microniques actuelles. Les resultats presentes montrent que cette approche de conception est susceptible de conduire a des gains importants en terme de surface et de consommation tout en permettant une migration rapide vers les nouvelles technologies (prototypage rapide)."
Les contraintes imposées au concepteur de circuits intégrés CMOS sont de plus en plus fortes. Dans ce cadre, les méthodes de conception généralement utilisées dites "standard" montrent certaines limites. Il en résulte que les circuits générés ne sont pas optimaux soit en terme de surface, de délai ou de consommation. Dans cet ouvrage, une approche basée sur le concept original de cellule virtuelle est présentée. Une des premières conséquences de la suppression des contraintes liées au temps de développement des bibliothèques de cellules standards est de permettre la génération et lévaluation très rapides des performances du bloc logique en cours de conception. De plus, la plus grande flexibilité (en terme de fonctionnalité des cellules et de dimensionnement des transistors) de lapproche proposée constitue une solution aux problèmes liés à la conception de blocs optimisés dans les technologies sous-microniques actuelles. Les résultats présentés montrent que cette approche de conception est susceptible de conduire à des gains importants en terme de surface et de consommation tout en permettant une migration rapide vers les nouvelles technologies (prototypage rapide).