Rechnergestützter Entwurf und Architektur mikroelektronischer Systeme: GME/GI/ITG-Fachtagung Dortmund, 1./2. Oktober 1990

ISBN-13: 9783540531630 / Niemiecki / Miękka / 1990 / 298 str.

Bernd Reusch

Opis

Das Buch enthalt die am 1. und 2. Oktober 1990 in Dortmund auf der ersten gemeinsamen GME/GI/ITG-Fachtagung "Rechnergestutzter Entwurf und Architektur mikroelektronischer Systeme " gehaltenen Vortrage. Diese Fachtagung diente dem Austausch aktueller Erfahrungen und Forschungsergebnisse in den Bereichen "CAD fur Mikroelektronik" und "Architekturen mikroelektronischer Systeme" im deutschsprachigen Raum. Die Vortrage uber abgeschlossene Forschungen werden daher erganzt durch Berichte uber noch in der Entwicklung begriffene Systeme und konzeptionelle Vorarbeiten. Die Vortrage beziehen sich auf folgende Themen: - Spezifikation hochintegrierter Schaltungen - Architektur-, Logik-Synthese und Optimierung - Physikalischer Entwurf - Verifikation - Testmethoden und Zuverlassigkeit - Simulation und Modellierung - CAD-Umgebungen - Entwurfsmethodik und Entwurfsmanagement - Architekturen mikroelektronischer Systeme - Technologiemodellierung."

Widoczna okładka, to zdjęcie poglądowe, a rzeczywista szata graficzna może różnić się od prezentowanej. Nie gwarantujemy zgodności okładki z prezentowanym zdjęciem.

Spis treści

Sitzung 1.- TANGO: Ein objektorientierter Ansatz zur Technologieanpassung von IC-Layouts.- Hierarchical Netlist Extraction and Design Rule Check.- HIPARE: Hierarchical Circuit and Parameter Extraction from Mask Layout Data.- Sitzung 2.- Synthese von Komplexgatter-Schaltnetzen unter Berücksichtigung der Transistoranzahl.- Timing Driven Partitioning of Combinational Logic.- Über ein Min-Cross Kanalrouting-Problem.- Diffusion — An analytic procedure applied to global macro cell placement.- Sitzung 3.- Rechnergestützte Spezifikation in einer Integrierten Entwurfsumgebung für anwendungsspezifische Systeme.- A Concept of Defining Semantics of Concurrent Microprograms.- A Methodology for Hierarchical Module Generator Specification.- Sitzung 4.- A New Allocation Method for the Synthesis of Partitioned Busses.- Architekturentwurf für nebenläufige, funktionssichere Steuerungen.- CASCH — ein Scheduling-Algorithmus für „High-Level“-Synthese.- OASE: A Knowledge Based Environment for Analog Circuit Design.- Sitzung 5.- Zum automatischen Einfügen von Testpunkten in sequentielle Schaltungen.- Testbarkeitsanalyse beim hierarchischen top-down Entwurf.- Ein neues, effizientes Verfahren zum Testpunkteinbau in kombinatorischen Schaltungen.- Sitzung 6.- KOSIM — ein Mixed-Mode, Multi-Level-Simulator.- ATTACC — an Automated Tool for Timing Analysis and Cell Characterization.- Parallele Simulatoren für VLSI — Stand und Zukunftslinien des DISIM-Systems.- Das Simulatorkopplungsprojekt.- Sitzung 7.- Automatisierter Entwurf von Schaltungen für die schnelle digitale Signalverarbeitung.- Optimierung von Schaltungen mit determinierten und statistischen Suchverfahren.- Rapid Prototyping mikroelektronischer Hardware-Software-Systeme durch Emulation.- Anhang A: Plakatausstellung.