In diesem System wird eine neue Klasse von hybriden AHt-MPSoC-Architekturen vorgestellt, in denen Hardware-Beschleuniger zwischen Prozessoren geteilt werden, um die Systemkosten zu senken und die Leistung zu erhöhen. Ein neuartiges hybrides Speicherschema wird vorgeschlagen. Dieses Schema wird durch umfangreiche Simulationen bewertet und zeigt signifikante Leistungsverbesserungen. Die hybride asymmetrische heterogene MPSoC-Architektur besteht aus einem statischen Speicher mit wahlfreiem Zugriff (SRAM) und einer eingebetteten Zelle mit dynamischem Speicher mit wahlfreiem Zugriff (eDRAM) in...

Dans ce système, une nouvelle classe d'architecture hybride AHt-MPSoC est présentée, dans laquelle les accélérateurs matériels sont partagés entre les processeurs de manière à réduire le coût du système et à augmenter les performances. Un nouveau schéma de mémoire hybride est proposé par ce schéma est évalué par une simulation extensive pour montrer des améliorations significatives de la performance. L'architecture MPSoC hybride asymétrique se compose d'une mémoire vive statique (SRAM) et d'une cellule de mémoire vive dynamique intégrée (eDRAM) en association avec la...

Cet article décrit un cadre général à trois niveaux qui permet l'utilisation de n'importe quel schéma de prédistribution de clés par paires comme composant de base. Le nouveau cadre nécessite deux pools de clés distincts, l'un pour permettre au collecteur mobile d'accéder au réseau, et l'autre pour établir des clés par paires entre les capteurs. Afin de réduire davantage les dommages causés par les attaques de réplication des noeuds d'accès fixes, nous avons renforcé le mécanisme d'authentification entre le capteur et le noeud d'accès fixe dans le cadre proposé. Grâce à...