Der Hintergrundband gibt dem Entwurfsspezialisten Gelegenheit, den groen Entwurf des RISC-Prozessors TOOBSIE an beliebiger Stelle "bis ins letzte Bit" zu untersuchen oder den Entwurf als Ganzes fur eigene Experimente oder die Entwicklung eigener CAD-Werkzeuge zu ubernehmen. Hierzu gehoren neben einer detaillierten Dokumentation des Befehlssatzes und den vollstandigen ablauffahigen VERILOG-Modellen auch die umfangreiche graphische Gatternetzliste. Gerade die vollstandige Offenlegung aller Einzelheiten durfte das Werk von anderen Buchern, aber auch von anderen groen kommerziellen Entwurfen...
Der Hintergrundband gibt dem Entwurfsspezialisten Gelegenheit, den groen Entwurf des RISC-Prozessors TOOBSIE an beliebiger Stelle "bis ins letzte Bit"...
Dieses Lehr- und Arbeitsbuch fuhrt in den modernen Entwurf groer Chips ein. Ein groer, leistungsfahiger RISC-Prozessor wird in einer Hardware-Beschreibungssprache (HDL) spezifiziert, hierarchisch entwickelt und schlielich als Gattermodell dem Halbleiterhersteller zur Fertigung ubergeben. Das Ergebnis ist ein Semi-Custom-Prozessor mit uber 100.000 Bruttogattern und einer Rechenleistung von bis zu 40 MIPS. Das Buch mit Diskette fuhrt auch ausfuhrlich in die HDL VERILOG ein.
Dieses Lehr- und Arbeitsbuch fuhrt in den modernen Entwurf groer Chips ein. Ein groer, leistungsfahiger RISC-Prozessor wird in einer Hardware-Beschrei...
