• Wyszukiwanie zaawansowane
  • Kategorie
  • Kategorie BISAC
  • Książki na zamówienie
  • Promocje
  • Granty
  • Książka na prezent
  • Opinie
  • Pomoc
  • Załóż konto
  • Zaloguj się

John P. Hayes - książki

zaloguj się | załóż konto
Logo Krainaksiazek.pl

koszyk

konto

szukaj
topmenu
Księgarnia internetowa
Szukaj
Książki na zamówienie
Promocje
Granty
Książka na prezent
Moje konto
Pomoc
 
 
Wyszukiwanie zaawansowane
Pusty koszyk
Bezpłatna dostawa dla zamówień powyżej 20 złBezpłatna dostawa dla zamówień powyżej 20 zł

Kategorie główne

• Nauka
 [2950560]
• Literatura piękna
 [1849509]

  więcej...
• Turystyka
 [71097]
• Informatyka
 [151150]
• Komiksy
 [35848]
• Encyklopedie
 [23178]
• Dziecięca
 [617388]
• Hobby
 [139064]
• AudioBooki
 [1657]
• Literatura faktu
 [228597]
• Muzyka CD
 [383]
• Słowniki
 [2855]
• Inne
 [445295]
• Kalendarze
 [1464]
• Podręczniki
 [167547]
• Poradniki
 [480102]
• Religia
 [510749]
• Czasopisma
 [516]
• Sport
 [61293]
• Sztuka
 [243352]
• CD, DVD, Video
 [3414]
• Technologie
 [219456]
• Zdrowie
 [101002]
• Książkowe Klimaty
 [124]
• Zabawki
 [2311]
• Puzzle, gry
 [3459]
• Literatura w języku ukraińskim
 [254]
• Art. papiernicze i szkolne
 [8079]
Kategorie szczegółowe BISAC
 Layout Minimization of CMOS Cells Robert L John P Robert L. Maziasz 9781461366119 Springer
Layout Minimization of CMOS Cells

Robert L John P Robert L. Maziasz
The layout of an integrated circuit (lC) is the process of assigning geometric shape, size and position to the components (transistors and connections) used in its fabrication. Since the number of components in modem ICs is enormous, computer- aided-design (CAD) programs are required to automate the difficult layout process. Prior CAD methods are inexact or limited in scope, and produce layouts whose area, and consequently manufacturing costs, are larger than necessary. This book addresses the problem of minimizing exactly the layout area of an important class of basic IC structures called...
The layout of an integrated circuit (lC) is the process of assigning geometric shape, size and position to the components (transistors and connections...
cena: 401,58
 Hierarchical Modeling for VLSI Circuit Testing Debashis Bhattacharya John P John P. Hayes 9781461288190 Springer
Hierarchical Modeling for VLSI Circuit Testing

Debashis Bhattacharya John P John P. Hayes
Test generation is one of the most difficult tasks facing the designer of complex VLSI-based digital systems. Much of this difficulty is attributable to the almost universal use in testing of low, gate-level circuit and fault models that predate integrated circuit technology. It is long been recognized that the testing prob lem can be alleviated by the use of higher-level methods in which multigate modules or cells are the primitive components in test generation; however, the development of such methods has proceeded very slowly. To be acceptable, high-level approaches should be applicable to...
Test generation is one of the most difficult tasks facing the designer of complex VLSI-based digital systems. Much of this difficulty is attributable ...
cena: 401,58


Facebook - konto krainaksiazek.pl



Opinie o Krainaksiazek.pl na Opineo.pl

Partner Mybenefit

Krainaksiazek.pl w programie rzetelna firma Krainaksiaze.pl - płatności przez paypal

Czytaj nas na:

Facebook - krainaksiazek.pl
  • książki na zamówienie
  • granty
  • książka na prezent
  • kontakt
  • pomoc
  • opinie
  • regulamin
  • polityka prywatności

Zobacz:

  • Księgarnia czeska

  • Wydawnictwo Książkowe Klimaty

1997-2025 DolnySlask.com Agencja Internetowa

© 1997-2022 krainaksiazek.pl
     
KONTAKT | REGULAMIN | POLITYKA PRYWATNOŚCI | USTAWIENIA PRYWATNOŚCI
Zobacz: Księgarnia Czeska | Wydawnictwo Książkowe Klimaty | Mapa strony | Lista autorów
KrainaKsiazek.PL - Księgarnia Internetowa
Polityka prywatnosci - link
Krainaksiazek.pl - płatnośc Przelewy24
Przechowalnia Przechowalnia