Mikroelektronische Speicher: Speicherzellen, Schaltkreise, Systeme

ISBN-13: 9783211823545 / Niemiecki / Miękka / 1992 / 274 str.

Dietrich Rhein; Heinz Freitag

Opis

In diesem Buch werden erstmals alle Gesichtspunkte der Halbleiterspeicher von den einzelnen Zellen bis zum Speichersystem einheitlich dargestellt. Es enthalt sowohl fur den Schaltkreisentwerfer als auch fur den Computertechniker Informationen, die sonst nur verstreut in der Zeitschriftenliteratur zu finden sind. Das Buch behandelt den gesamten Komplex der mikroelektronischen Digitalspeicher fur die Computertechnik. In den Hauptkapiteln uber den Aufbau und die Funktion der Speicherschaltkreise (SRAM, DRAM, ROM, PROM, EPROM, EEPROM) werden die Speicherzellen, die Speichermatrizen, die internen Ansteuerschaltungen sowie externe Steuerung der Speicheroperationen behandelt. Die ubrigen Hauptkapitel sind der technischen Realisierung und dem Entwurf von Speicherbaugruppen und Speichern gewidmet, wobei den Fragen der Stromversorgung und Betriebsstromzufuhrung, der elektrischen und geometrischen Gestaltung der Ansteuerschaltungen, der Worterweiterung, des Refresh (bei DRAM) sowie der Datensicherung und Zuverlassigkeit der Speicher besondere Aufmerksamkeit gewidmet wird. Das Buch ist als Nachschlagewerk und Vertiefungslekture fur Hochschuldozenten und Praktiker, aber auch als Lehrbuch fur Studierende an Universitaten, Hochschulen und Fachhochschulen bzw. HTL geeignet."

Spis treści

1 Einleitung.- 2 Übersicht über die mikroelektronischen Speicherschaltkreise.- 2.1 Definitionen und Typen.- 2.1.1 Selektionsprinzip.- 2.1.2 Art des Zugriffs.- 2.1.3 Lese- und Schreibzugriff.- 2.1.4 Informationsverhalten bei Netzausfall und beim Lesen.- 2.1.5 Technologien für Speicherschaltkreise.- 2.2 Speicherschaltkreise.- 2.2.1 Innere Struktur der Speicherschaltkreise.- 2.2.2 Speicherkapazität.- 2.2.3 Speicherzellen und ausgenutzte physikalische Prinzipien.- 2.2.4 Forderungen an Speicherschaltkreise.- 2.3 Trends bei Speicherschaltkreisen.- 2.4 Anwendungen mikroelektronischer Speicher.- 3 Schaltungstechnische Grundlagen.- 3.1 MOS-Schaltungstechnik.- 3.1.1 MOS-Transistoren.- 3.1.2 MOS-Inverter.- 3.1.2.1 Statischer MOS-Inverter mit Enhancementtransistoren.- 3.1.2.2. Weitere Invertertypen.- 3.1.3 MOS-Logikschaltungen.- 3.1.3.1 Statische MOS-Logik.- 3.1.3.2 Dynamische MOS-Logik.- 3.1.3.3 NMOS-und CMOS-Transfergates.- 3.1.4 Dekoder.- 3.1.5 Ein- und Ausgangspuffer.- 3.1.6 Flipflop als elementares Speicherelement.- 3.2 Bipolare Schaltungstechnik.- 3.2.1 Bipolartransistor.- 3.2.2 Bipolare Inverter.- 3.2.2.1 TTL-Inverter.- 3.2.2.2 ECL-Inverter.- 3.3 BICMOS-Schaltungstechnik.- 4 Schreib-Lese-Speicherschaltkreise (RAM).- 4.1 MOS-SRAM.- 4.1.1 Speicherzellen für MOS-SRAM.- 4.1.2 Speicherschaltkreis.- 4.1.2.1 Struktur und Funktion.- 4.1.2.2 Anforderungen an den Entwurf von SRAM-Schaltkreisen.- 4.1.2.3 Schaltungstechnische Lösungen für ausgewählte Baugruppen.- 4.1.2.4 Ausbeuteerhöhung durch Redundanz.- 4.1.2.5 Anwenderorientierte Besonderheiten bei speziellen SRAM.- 4.2 Bipolare SRAM.- 4.2.1 Speicherzellen.- 4.2.2 Speicherschaltkreis.- 4.3 Entwicklungsrichtungen bei SRAM-Schaltkreisen.- 4.3.1 Anwendung der MOS-SOI-Technik.- 4.3.2 BICMOS-Speicherschaltkreise.- 4.3.3 Galliumarsenid-Speicherschaltkreise.- 4.4 MOS-DRAM.- 4.4.1 Speicherzellen.- 4.4.2 Speicherschaltkreis mit Dreitransistorzellen.- 4.4.3 Speicherschaltkreis mit Eintransistorzellen.- 4.4.3.1 Struktur und Funktion.- 4.4.3.2 Schaltungstechnische Realisierung.- 4.4.3.3 Betriebsarten für schnelleren Datendurchsatz.- 4.4.3.4 Refresharten.- 4.5 Probleme des Entwurfs von Megabit-DRAMs.- 4.5.1 Übersicht über die Probleme der weiteren Erhöhung des Integrationsgrades.- 4.5.2 Speicherzellen für Megabit-DRAMs.- 4.5.3 Schaltungstechnische Besonderheiten.- 4.5.3.1 Blockstruktur.- 4.5.3.2 Bitleitungsschaltung.- 4.5.3.3 Reduzierte Betriebsspannung.- 4.5.3.4 Verwendung von BICMOS-Schaltungen.- 4.5.4 Begrenzung der Fehlerrate durch Soft-errors.- 4.5.4.1 Soft-errors durch ?-Strahlen.- 4.5.4.2 Mitintegrierte Fehlererkennungs- und -korrekturschaltungen.- 4.5.5 Integrierte Testschaltungen.- 5 Festwertspeicher-Schaltkreise (ROM).- 5.1 Allgemeines und Übersicht.- 5.2 Maskenprogrammierte ROM.- 5.2.1 Bipolare ROM.- 5.2.2 Maskenprogrammierte MOS-ROM.- 5.2.2.1 MOS-ROM mit Parallelstruktur.- 5.2.2.2 Verwendung der X-Zelle.- 5.2.2.3 MOS-ROM mit Serienstruktur.- 5.2.2.4 Multilevel-ROM.- 5.3 Einmalig elektrisch programmierbare ROM (PROM).- 5.3.1 Bipolare PROM.- 5.3.2 MOS-PROM.- 5.4 Elektrisch programmierbare und durch UV-Licht löschbare ROM (EPROM).- 5.4.1 Zellen für EPROMs.- 5.4.1.1 Zwei-Transistor-P-Kanal-Zelle.- 5.4.1.2 Eintransistor-Stapelgate-Zelle mit N-Kanal.- 5.4.2 EPROM-Schaltkreis.- 5.4.2.1 Blockschaltbild.- 5.4.2.2 Gehäuse und Anschlußbelegung.- 5.4.3 Schaltungstechnische Fragen.- 5.4.3.1 Leseschaltung.- 5.4.3.2 Redundanz.- 5.4.3.3 Schaltungen zur Testunterstützung.- 5.4.4 Applikative Gesichtspunkte.- 5.4.4.1 Betriebarten von EPROMs.- 5.4.4.2 Programmiergeräte und Programmieralgorithmen.- 5.5 Elektrisch programmierbare und löschbare ROM (EEPROM).- 5.5.1 MNOS-Speicher.- 5.5.2 Floatinggate-EEPROM.- 5.5.2.1 Zweitransistor-FLOTOX-Zelle.- 5.5.2.2 Eigenschaften der EEPROM-Schaltkreise.- 5.5.2.3 Flash-EEPROM.- 5.6 Nichtflüchtige RAM.- 6 Technische Realisierung von Speichern.- 6.1 Allgemeine Überlegungen.- 6.2 Stromversorgung des Speichers.- 6.2.1 Berechnung des Leistungsbedarfes.- 6.2.1.1 Berechnung der Verlustleistung der Speichermatrix.- 6.2.1.2 Verlustleistung der Treiberbaustufen.- 6.2.1.3 Beispiel einer Verlustleistungsberechnung.- 6.2.2 Betriebsstromzuführung innerhalb des BSM.- 6.2.2.1 Minimierung von Betriebsspannungsschwankungen durch Verminderung der Induktivitäten.- 6.2.2.2 Minimierung von Betriebsspannungsschwankungen mittels lokaler Stützkondensatoren.- 6.2.2.3 Einschalten der Betriebsspannung.- 6.3 Ansteuerung der Speichermatrix.- 6.3.1 Elektrische Ansteuerbedingungen.- 6.3.1.1 Reflexionen.- 6.3.1.2 Übersprechen.- 6.3.2 Zeitbedingungen der Ansteuersignale, Timing des Speichermoduls.- 6.3.3 Bestimmung der Verzögerungszeiten.- 6.3.3.1 Maximale und minimale Logikverzögerung.- 6.3.3.2 Einfluß der Lastkapazität.- 6.3.3.3 Signalleitungsverzögerung.- 6.3.3.4 Einfluß des Seriendämpfungswiderstandes RD.- 6.4 Geometrischer Aufbau einer Speicherleiterkarte.- 6.4.1 Steigerung der Packungsdichte von Speichern.- 6.4.2 SM-Schaltkreis.- 6.4.3 Oberflächenmontagetechnologie.- 6.4.4 SIP-Speichermodule.- 7 Entwurf von Speicherbaugruppen und Speichern.- 7.1 ROM-Speicher.- 7.1.1 Worterweiterung des ROM-Speichers.- 7.1.2 Kapazitätserweiterung des ROM-Speichers innerhalb des CPU-Adreßraums.- 7.1.3 Kapazitätserweiterung über den CPU-Adreßraum hinaus.- 7.1.4 ROM-Schaltkreise als programmierbare Logik-Arrays.- 7.1.5 ROM-PLA als Signalgenerator.- 7.2 SRAM-Speicher.- 7.2.1 Cache-Speicher (Pufferspeicher).- 7.2.1.1 Vollassoziativer Cache-Speicher.- 7.2.1.2 Einweg-Cache.- 7.2.1.3 Assoziativer Zweiwege-Cache.- 7.2.1.4 Entwurf von Cache-Speichern.- 7.2.2 SRAM-Speichermatrix für FIFO-Speicher.- 7.3 DRAM-Speicher.- 7.3.1 Regeneriervarianten.- 7.3.2 Regeneriersteuerung/Speichersteuerung.- 7.3.2.1 Steuerung im Großcomputer.- 7.3.2.2 Steuerung im Mikrocomputer.- 7.4 Maßnahmen zur Datensicherung im Speicher.- 7.4.1 Nichtschritthaltende Datensicherungsmaßnahmen.- 7.4.1.1 Standard-Testalgorithmen.- 7.4.1.2 Optimierte Testalgorithmen: Funktionaltests.- 7.4.1.3 Optimierte Testalgorithmen: Maskenabhängige Tests.- 7.4.1.4 Zufallstests.- 7.4.2 Schritthaltende Datensicherungsmaßnahmen.- 7.4.2.1 Implementierungsvarianten von Fehlererkennungs- und Korrektureinrichtungen.- 7.4.2.2 Allgemeine Grundlagen fehlertoleranter Binärblockcodes.- 7.4.2.3 Matrizendarstellung der Fehlerkorrektur-Prozedur.- 7.4.2.4 Beispiele für 1EC- und 1EC+2ED-Codes.- 7.4.3 Zuverlässigkeit von Speichern.- 7.4.3.1 Zuverlässigkeiteigenschaften von Systemen mit Redundanz.- 7.4.3.2 Zuverlässigkeitsfunktion von Speichern mit und ohne Fehlerkorrektureinrichtungen.- 7.4.3.3 MTBF eines Speichers.- 8 Ausblick: Integration von Speichern und Logik.- 8.1 Übersicht.- 8.2 Inhaltsadressierte Speicher.- 8.2.1 Inhaltsadressierte Speicher und Assoziativspeicher.- 8.2.2 Mikroelektronische Realisierung von CAM.- 8.3 Speicherung in Parallelprozessorsystemen.- 8.3.1 Übersicht über Parallelprozessorsysteme.- 8.3.2 Computernetze.- 8.3.3 Zellulare Parallelprozessorstrukturen.- 8.3.4 Künstliche neuronale Netzwerke.- Anhang: Verlustleistungsberechnung für den DRAM-Basisspeichermodul nach Abschnitt 6.3.2.1.- Sachwortverzeichnis.