• Wyszukiwanie zaawansowane
  • Kategorie
  • Kategorie BISAC
  • Książki na zamówienie
  • Promocje
  • Granty
  • Książka na prezent
  • Opinie
  • Pomoc
  • Załóż konto
  • Zaloguj się

Verification by Error Modeling: Using Testing Techniques in Hardware Verification » książka

zaloguj się | załóż konto
Logo Krainaksiazek.pl

koszyk

konto

szukaj
topmenu
Księgarnia internetowa
Szukaj
Książki na zamówienie
Promocje
Granty
Książka na prezent
Moje konto
Pomoc
 
 
Wyszukiwanie zaawansowane
Pusty koszyk
Bezpłatna dostawa dla zamówień powyżej 20 złBezpłatna dostawa dla zamówień powyżej 20 zł

Kategorie główne

• Nauka
 [2948695]
• Literatura piękna
 [1824038]

  więcej...
• Turystyka
 [70868]
• Informatyka
 [151073]
• Komiksy
 [35227]
• Encyklopedie
 [23181]
• Dziecięca
 [621575]
• Hobby
 [138961]
• AudioBooki
 [1642]
• Literatura faktu
 [228651]
• Muzyka CD
 [371]
• Słowniki
 [2933]
• Inne
 [445341]
• Kalendarze
 [1243]
• Podręczniki
 [164416]
• Poradniki
 [479493]
• Religia
 [510449]
• Czasopisma
 [502]
• Sport
 [61384]
• Sztuka
 [243086]
• CD, DVD, Video
 [3417]
• Technologie
 [219673]
• Zdrowie
 [100865]
• Książkowe Klimaty
 [124]
• Zabawki
 [2168]
• Puzzle, gry
 [3372]
• Literatura w języku ukraińskim
 [260]
• Art. papiernicze i szkolne
 [7838]
Kategorie szczegółowe BISAC

Verification by Error Modeling: Using Testing Techniques in Hardware Verification

ISBN-13: 9781402076527 / Angielski / Twarda / 2003 / 216 str.

Katarzyna Radecka; Zeljko Zilic
Verification by Error Modeling: Using Testing Techniques in Hardware Verification Radecka, Katarzyna 9781402076527 Kluwer Academic Publishers - książkaWidoczna okładka, to zdjęcie poglądowe, a rzeczywista szata graficzna może różnić się od prezentowanej.

Verification by Error Modeling: Using Testing Techniques in Hardware Verification

ISBN-13: 9781402076527 / Angielski / Twarda / 2003 / 216 str.

Katarzyna Radecka; Zeljko Zilic
cena 402,53
(netto: 383,36 VAT:  5%)

Najniższa cena z 30 dni: 385,52
Termin realizacji zamówienia:
ok. 22 dni roboczych.

Darmowa dostawa!
inne wydania

This book presents the basis for reusing the test vector generation and simulation for the purpose of implementation verification, to result in a significant timesaving. It brings the results in the direction of merging manufacturing test vector generation and verification.

Kategorie:
Technologie
Kategorie BISAC:
Technology & Engineering > Electronics - Circuits - General
Computers > Logic Design
Technology & Engineering > Electrical
Wydawca:
Kluwer Academic Publishers
Seria wydawnicza:
Frontiers in Electronic Testing
Język:
Angielski
ISBN-13:
9781402076527
Rok wydania:
2003
Wydanie:
2003
Numer serii:
000056373
Ilość stron:
216
Waga:
1.12 kg
Wymiary:
23.5 x 15.5
Oprawa:
Twarda
Wolumenów:
01
Dodatkowe informacje:
Bibliografia
Wydanie ilustrowane

From the reviews:

"This monograph presents, as its main contribution, methods to gain more confidence in verification by simulation. ... The methods presented in this book may be suitable to verify gate level circuits which may have small modifications after automatic optimization or some manual interaction." (Reiner Kolla, Zentralblatt MATH, Vol. 1049 (24), 2004)

1: Introduction. 1. Design flow. 2. Verification - approaches and problems. 3. Book objectives. 2: Boolean function representations. 1. Background - function representations. 2. Decision diagrams. 3. Spectral representations. 4. Arithmetic transform. 3: Don't cares and their calculation. 1. Incompletely specified Boolean functions. 2. Using don't cares for redundancy identification. 4: Testing. 1. Introduction. 2. Fault list reduction. 3. Overview of simulators. 4. Fault simulators. 5. Deterministic vector generation - ATPG. 6. Conclusions. 5: Design error models. 1. Introduction. 2. Design errors. 3. Explicit design error models. 4. Implicit error model precursors. 5. Additive implicit error model. 6. Design error detection and correction. 7. Conclusions. 6: Design verification by AT. 1. Introduction. 2. Detecting small AT errors. 3. Bounding error by Walsh transform. 4. Experimental results. 5. Conclusions. 7: Identifying redundant gate and wire replacements. 1. Introduction. 2. Gate replacement faults. 3. Redundancy detection by don't cares. 4.Exact redundant fault identification. 5. Identifying redundant wire replacements. 6. Exact wire redundancy identification. 7. I/O port replacement detection. 8. Experimental results. 9. Conclusions. Conclusions and furtherwork. 1. Conclusions. 2. Future work. Appendices. References. Index.



Udostępnij

Facebook - konto krainaksiazek.pl



Opinie o Krainaksiazek.pl na Opineo.pl

Partner Mybenefit

Krainaksiazek.pl w programie rzetelna firma Krainaksiaze.pl - płatności przez paypal

Czytaj nas na:

Facebook - krainaksiazek.pl
  • książki na zamówienie
  • granty
  • książka na prezent
  • kontakt
  • pomoc
  • opinie
  • regulamin
  • polityka prywatności

Zobacz:

  • Księgarnia czeska

  • Wydawnictwo Książkowe Klimaty

1997-2026 DolnySlask.com Agencja Internetowa

© 1997-2022 krainaksiazek.pl
     
KONTAKT | REGULAMIN | POLITYKA PRYWATNOŚCI | USTAWIENIA PRYWATNOŚCI
Zobacz: Księgarnia Czeska | Wydawnictwo Książkowe Klimaty | Mapa strony | Lista autorów
KrainaKsiazek.PL - Księgarnia Internetowa
Polityka prywatnosci - link
Krainaksiazek.pl - płatnośc Przelewy24
Przechowalnia Przechowalnia