SRAM-Speicher mit geringem Leckstrom

ISBN-13: 9786205450536 / Miękka / 68 str.

Debasis Mukherjee

Opis

Ich stelle einige Techniken zur Verringerung der Gate- und sonstigen Leckverluste in Deep-Sub-Micron-SRAM-Speichern vor. In diesem Buch werden SRAM-Operationen im Detail beschrieben. Außerdem werden verschiedene transistoreigene Leckagemechanismen besprochen, darunter schwache Inversion, Drain-induzierte Barrierenabsenkung, Gate-induzierte Drain-Leckage und Gate-Oxid-Tunneling. Schließlich untersucht das Buch verschiedene Schaltungstechniken zur Verringerung des Leckstromverbrauchs. Die W/L-Verhältnisse werden aus den Gleichungen für den Strom in den Transistoren (Linear- und Sättigungsmodus) für einen reibungslosen Lese-/Schreibbetrieb von 0 und 1 berechnet. Ich verwende W1/W3 = 1,5 und W4/W6 = 1,5. Ich habe zunächst einen konventionellen SRAM-Speicher entworfen und den Leckstrom in verschiedenen Technologien beobachtet. In der 90-nm-Technologie weist konventioneller SRAM einen Leckstrom von 1,87nA im eingeschwungenen Zustand auf. Die Methode des Data Retention Gated Ground Cache (DGR-Cache) reduziert den Leckstrom auf 100pA. Die Drowsy-Cache-Methode reduziert den Leckstrom auf 84pA.

O autorze

Dr. Debasis Mukherjee ist der Sohn des verstorbenen Sukumar Mukherjee und der verstorbenen Sabita Mukherjee. Er absolvierte die 10. und 12. Klasse der Bankura Zilla School bzw. des Bankura Christian College. Er machte seinen B.E. am Bankura Unnayani Institute of Engineering, seinen M.Tech am C-DAC Noida und seinen Ph.D. an der Guru Gobind Singh Indraprastha University.