Praktikum Des Modernen Vlsi-Entwurfs: Eine Einführung in Die Entwurfsprinzipien Und -Beschreibungen, Unter Besonderer Berücksichtigung Von Vhdl; Mit E

ISBN-13: 9783519022961 / Niemiecki / Miękka / 1996 / 427 str.

Andrea Blecker; Michael Goedecke; Sorin Huss

Opis

Der moderne Mensch ist taglich von zahlreichen mikroelektronischen Syste men umgeben. Dies reicht von der Steuerung eines Rasierapparates uber die umfangreiche Elektronik in Kraftfahrzeugen mit bis zu 100 Prozessoren bis hin zu Computern. Fur den Entwurf fast aller technischen Produkte ist es daher von entscheidender Bedeutung, diese eingebetteten mikroelektro nischen Komponenten effizient entwickeln zu konnen. Das vorliegende Buch dient dazu, diese Grundfertigkeit zukunftigen Informatikern und Ingenieu ren zu vermitteln. VLSI-Entwurf ist keine schwarze Kunst, sondern beruht auf einer wohl strukturierten Methodik. Es ist gerade diese Methodik, die es erlaubt, di gitale Hardware enormer Komplexitat in immer kurzerer Zeit und mit ei ner bemerkenswerten Fehlerfreiheit zu entwerfen. Das vorliegende Buch ent wickelt daher in einem ausfuhrlichen ersten Teil diese Methodik. Die Auto ren erlautern die wesentlichen Entwurfsprinzipien, wobei deutlich wird, dass die Strukturierung der Entwurfsaufgabe in wohldefinierte Sichten und Ab straktionsebenen ein wesentliches methodisches Gerust darstellt. Eingefugt in dieses Gerust lassen sich verschiedene Entwurfsstile und darauf aufbau end Entwurfsablaufe entwickeln, die dann schliesslich durch Werkzeuge un terstutzt werden. Die Autoren machen in vorbildlicher Weise deutlich, dass der Entwurf digitaler Hardware letztlich die Transformation von Entwurfs beschreibungen bedeutet. Ein recht ausfuhrlicher Abschnitt ist daher Ent wurfssprachen und dabei insbesondere der Sprache VHDL gewidm

Spis treści

I Grundlagen.- 1 Einleitung.- 2 Entwurfsprinzipien.- 2.1 Ziele und Randbedingungen des VLSI-Entwurfs.- 2.1.1 Beherrschung der Komplexität.- 2.1.2 Ökonomische Aspekte.- 2.1.3 Testbarkeit.- 2.1.4 Entwurfswerkzeuge.- 2.2 Entwurfsdomänen.- 2.3 Abstraktionsebenen und Modellierungskonzepte.- 2.3.1 Abstraktionsebenen.- 2.3.2 Modellierungskonzepte.- 2.4 Entwurfsstile.- 2.4.1 Full-Custom-Entwurf.- 2.4.2 Semi-Custom-Entwurfsstile.- 2.4.2.1 Standardzellen.- 2.4.2.2 Makrozellen.- 2.4.2.3 Gate-Arrays.- 2.4.2.4 Sea-of-Gates.- 2.5 Entwurfsablauf.- 2.5.1 Generierende Aktivitäten.- 2.5.2 Überprüfende Aktivitäten.- 2.5.3 Entwurfsablauf im Y-Diagramm.- 2.5.4 Idealisierte und reale Entwurfsabläufe.- 3 Entwurfsbeschreibungen.- 3.1 Entwurfserfassung.- 3.2 Schaltplaneingabe.- 3.2.1 Schematic-Editoren.- 3.2.1.1 Schematic-Elemente.- 3.2.1.2 Manipulation von Schematic-Elementen.- 3.2.2 Symboleditoren.- 3.3 VHDL.- 3.3.1 Entwurfsobjekte.- 3.3.1.1 Abschnitte eines Entwurfsobjektes.- 3.3.1.2 Hierarchie der Ports.- 3.3.2 Prozeß.- 3.3.2.1 process-Anweisung.- 3.3.2.2 Probleme beim Modellieren mit Prozessen.- 3.3.3 Block.- 3.4 Modellierungsebenen.- 3.4.1 Modellierung auf der PMS-Ebene.- 3.4.1.1 Repräsentation von Signalen.- 3.4.1.2 Signalmultiplexing.- 3.4.1.3 Gleichzeitige Einspeisung.- 3.4.1.4 Zeitlich getrennte Einspeisung.- 3.4.1.5 Initialisierung von Signalen.- 3.4.1.6 Out- und Buffer-Ports.- 3.4.1.7 Übersicht über Datentypen für die Modellierung.- 3.4.2 Modellierung auf der Algorithmischen Ebene.- 3.4.2.1 Eigenschaften eines Modells.- 3.4.2.2 Beschreibung von Signalverzögerungen.- 3.4.2.3 Funktionale Partitionierung, Prozeßmodellgraph.- 3.4.2.4 Beschreibung des zeitlichen Ablaufs.- 3.4.2.5 Überprüfung der Eingangsspezifikation.- 3.4.3 Modellierung auf der RT-Ebene.- 3.4.3.1 Beispiel: RT-Modell eines Registersystems.- 3.4.3.2 Überprüfung von zeitlichen Restriktionen.- 3.4.3.3 Beschreibung von Schaltwerken.- 3.4.4 Modellierung auf der Logikebene.- 3.4.4.1 Repräsentation logischer Zustände.- 3.4.4.2 Realisierung von verschiedenen Schaltungstechniken.- 3.4.4.3 Modellierung von Verzögerungen.- 3.4.4.4 Modellierung des Trägheitsverhaltens.- 3.4.4.5 Fehlerüberprüfungen.- 4 Simulation.- 4.1 Elemente einer Simulation.- 4.1.1 Simulator.- 4.1.2 Eingabedaten.- 4.1.3 Ausgabedaten.- 4.2 Ablauf einer Simulation.- 4.3 VHDL-Simulation.- 4.3.1 Simulationssystem.- 4.3.2 Simulationszyklus.- 4.3.3 Validierung mit einer Test-Bench.- 4.3.4 Stimuliprogrammierung.- 4.3.4.1 Waveform-Elemente.- 4.3.4.2 Lesen von Dateien in VHDL.- 4.3.4.3 Load memory.- 4.3.5 Simulationsausgabe.- 4.3.6 Simulationsdatenhaltung.- 4.3.6.1 Pakete.- 4.3.6.2 Bibliotheken.- 4.3.6.3 Konfigurationen.- 4.4 Logiksimulation.- 4.4.1 Funktionen zur Fehlersuche.- 4.4.1.1 Breakpoints (Unterbrechungspunkte).- 4.4.1.2 Erkennung von Hazards und Spikes.- 4.4.1.3 Setup- und Hold-Zeiten.- 4.4.1.4 Minimale Impulsbreiten.- 4.4.2 Simulationsprinzipien.- 4.4.2.1 Beispiel: Simulation eines 4-Bit-Registers.- 4.4.2.2 Stimuliprogrammierung.- 4.4.2.3 Darstellung von Simulationergebnissen.- 4.4.3 Untersuchung des Zeitverhaltens.- 4.4.3.1 Dokumentation des Zeitverhaltens.- 4.4.3.2 Bestimmung der maximalen Taktfrequenz.- 4.5 Planung von Simulationsläufen.- 5 VHDL-Synthese.- 5.1 Logiksynthese.- 5.1.1 Minimieren zweistufiger Logik.- 5.1.2 Minimieren von mehrstufigen Logikrealisierungen.- 5.2 RT-Synthese.- 5.3 Algorithmische Synthese.- 5.4 Synthesefähige Beschreibungen in VHDL.- 5.4.1 Umsetzung von Sprachkonstrukten zur Synthese.- 5.4.1.1 Datentypen.- 5.4.1.2 Instantiierungen.- 5.4.1.3 Inferenz von Speicherelementen.- 5.4.1.4 Variable oder Signal.- 5.4.1.5 Inferenz von Tri-State-Komponenten.- 5.4.2 Einfluß von VHDL-Beschreibungen auf das Syntheseergebnis.- 5.4.3 Verhaltensorientierte, synthesefähige Beschreibungen.- 5.4.4 Endliche Automaten (FSM).- 5.4.4.1 Beschreibungsmethoden in VHDL.- 5.4.4.2 Sonderfall: Zyklische FSM.- 5.4.4.3 Behandlung großer Automaten.- 5.4.4.4 Unterstützung der Synthese.- 5.4.4.5 Zustandskodierung.- 5.5 Überblick über den synthesegestützten Entwurf.- 6 Physikalischer Entwurf.- 6.1 Floorplanning.- 6.2 Plazierung.- 6.3 Verdrahtung.- 6.4 Nachbearbeitung („back annotation“).- 7 Chip-Test.- 7.1 Testumgebung.- 7.2 Elemente eines Tests.- I: Literatur.- II Praktikum.- 8 Der Praktikums-Mikroprozessor PMP12.- 8.1 Befehlssatzarchitektur des PMP12.- 8.1.1 Grundlegende Konzepte.- 8.1.2 Maschinenbefehlssatz.- 8.1.3 Befehls- und Datenformate.- 8.1.4 Adressierungsarten.- 8.2 Systemeinbindung.- 8.2.1 Programmstart.- 8.2.2 Kommunikation mit der Umgebung.- 8.2.2.1 Kommunikation beim Schreiben, Ausgabebefehle.- 8.2.2.2 Kommunikation beim Lesen, Eingabebefehle.- 9 Aufbau von Praktika.- 9.1 Entwurfsstrategien.- 9.1.1 Top-down-Entwurf.- 9.1.2 Bottom-up-Entwurf.- 9.1.3 Meet-in-the-Middle-Entwurf.- 9.2 Standardpraktika.- 9.2.1 Praktikum P1: Einführungspraktikum.- 9.2.2 Praktikum P2: Schematic-basierter Entwurf.- 9.2.3 Praktikum P3: Meet-in-the-Middle-Entwurf.- 9.2.4 Praktikum P4: Top-down-Entwurf.- 9.2.5 Praktikum P5: Einführung in VHDL.- 9.2.6 Praktikum P6: Einführung in die VHDL-Synthese.- 10 Praktische Aufgaben.- 10.1 Kaskadierbare 4-Bit-Addierereinheit.- 10.1.1 Grundlagen.- 10.1.2 Bottom-up-Entwurfsdurchführung.- 10.1.2.1 Aufgabenstellung.- 10.1.2.2 Entwurfsdurchführung mit graphischem Editor.- 10.1.2.3 Entwurfsdurchführung mit VHDL.- 10.1.2.4 Validierung des Schematic-basierten Entwurfs.- 10.1.2.5 Validierung des VHDL-Entwurfs.- 10.1.2.6 Auswertung (Nachbereitung).- 10.1.3 Top-down-Entwurfsdurchführung.- 10.1.3.1 Aufgabenstellung.- 10.1.3.2 Modellierungsarten.- 10.1.3.3 Entwurfsdurchführung.- 10.1.3.4 Parametrisierbare Beschreibungen.- 10.2 Kaskadierbare Arithmetik-Logik-Einheit (ALU).- 10.2.1 Grundlagen.- 10.2.2 Aufgabenstellung.- 10.2.3 Bottom-up-Entwurfsdurchführung.- 10.2.3.1 Entwurfsdurchführung.- 10.2.3.2 Validierung.- 10.2.3.3 Auswertung (Nachbereitung).- 10.2.4 Top-down-Entwurfsdurchführung.- 10.2.4.1 Parallele Berechnung der Funktionen.- 10.2.4.2 Bit-Slices.- 10.3 12-Bit-Parallelregister und Register-Stack.- 10.3.1 Grundlagen.- 10.3.1.1 Flanken- und pegelgesteuerte Register.- 10.3.1.2 Stack.- 10.3.2 Aufgabenstellung.- 10.3.2.1 Register.- 10.3.2.2 Register-Stack.- 10.3.3 Bottom-up-Entwurfsdurchführung.- 10.3.3.1 Entwurfsdurchführung mit graphischem Editor.- 10.3.3.2 Entwurfsdurchführung mit VHDL.- 10.3.3.3 Validierung.- 10.3.3.4 Auswertung (Nachbereitung).- 10.3.4 Top-down-Entwurfsdurchführung.- 10.3.4.1 Entwurfsdurchführung.- 10.3.4.2 Validierung.- 10.4 Scan-Path-fähiges D-Flip-Flop.- 10.4.1 Grundlagen.- 10.4.1.1 Testfreundlicher Entwurf.- 10.4.1.2 Dynamische Taktung nach dem Master-Slave-Prinzip.- 10.4.1.3 Quasistatische CMOS-Logik.- 10.4.2 Bottom-up-Entwurfsdurchführung.- 10.4.3 Validierung.- 10.4.4 Auswertung (Nachbereitung).- 10.5 12-Bit-Schieberegister.- 10.5.1 Grundlagen.- 10.5.2 Aufgabenstellung.- 10.5.3 Bottom-up-Entwurfsdurchführung.- 10.5.3.1 Entwurfsdurchführung mit graphischem Editor.- 10.5.3.2 Entwurfsdurchführung mit VHDL.- 10.5.3.3 Validierung.- 10.5.3.4 Auswertung (Nachbereitung).- 10.5.4 Top-down-Entwurfsdurchführung.- 10.5.4.1 Beschreibung von Schiebeoperationen in VHDL.- 10.5.4.2 Entwurfsdurchführung.- 10.5.4.3 Validierung.- 10.6 Akkumulatoreinheit mit Status-Flags.- 10.6.1 Grundlagen.- 10.6.1.1 Statuseinheit.- 10.6.1.2 Operationen.- 10.6.1.3 Zeitverhalten (Timing).- 10.6.2 Aufgabenstellung.- 10.6.3 Bottom-up-Entwurfsdurchführung.- 10.6.3.1 Entwurfsdurchführung.- 10.6.3.2 Validierung.- 10.6.3.3 Auswertung (Nachbereitung).- 10.6.4 Top-down-Entwurfsdurchführung.- 10.7 Parallel ladbarer 12-Bit-Dualzähler.- 10.7.1 Grundlagen.- 10.7.2 Aufgabenstellung.- 10.7.3 Bottom-up-Entwurfsdurchführung.- 10.7.3.1 Entwurfsd urchführung.- 10.7.3.2 Validierung.- 10.7.3.3 Auswertung (Nachbereitung).- 10.7.4 Top-down-Entwurfsdurchführung.- 10.7.4.1 Darstellung von Zahlen.- 10.7.4.2 Entwurfsdurchführung.- 10.7.4.3 Auswertung.- 10.8 Operationswerk.- 10.8.1 Grundlagen.- 10.8.1.1 Kontrollpfad.- 10.8.1.2 Datenpfad.- 10.8.2 Aufgabenstellung.- 10.8.3 Bottom-up-Entwurfsdurchführung.- 10.8.3.1 Vorgaben.- 10.8.3.2 Entwurfsdurchführung.- 10.8.3.3 Validierung.- 10.8.3.4 Auswertung (Nachbereitung).- 10.8.4 Top-down-Entwurfsdurchführung.- 10.8.4.1 Entwurfsdurchführung.- 10.8.4.2 Validierung.- 10.9 PLA—Steuerwerk.- 10.9.1 Grundlagen.- 10.9.2 Aufgabenstellung.- 10.9.3 Bottom-up-Entwurfsdurchführung.- 10.9.3.1 Vorgaben.- 10.9.3.2 Entwurfsdurchführung.- 10.9.3.3 Validierung und Nachbereitung.- 10.9.4 Top-down-Entwurfsdurchführung.- 10.9.4.1 Möglichkeiten der Entwurfsdurchführung.- 10.9.4.2 Schnittstelle des Steuerwerks.- 10.9.4.3 Generierung der Automatenbeschreibung.- 10.9.4.4 Kodierung.- 10.9.4.5 Realisierung der Funktionen.- 10.9.4.6 Validierung.- 10.10 Mikroprozessorsystem als integrierte Schaltung.- 10.10.1 Grundlagen.- 10.10.2 Aufgabenstellung.- 10.10.3 Bottom-up-Entwurfsdurchführung.- 10.10.3.1 Entwurfsdurchführung.- 10.10.3.2 Validierung.- 10.10.3.3 Auswertung (Nachbereitung).- 10.10.4 Top-down-Entwurfsdurchführung.- 10.10.4.1 Zielarchitekturen.- 10.10.4.2 Strukturelle Partitionierung.- 10.11 Verhaltensorientierte Validierung des Mikroprozessorsystems.- 10.11.1 Grundlagen.- 10.11.2 Aufgabenstellung.- 10.11.3 Top-down-Entwurfsdurchführung.- 10.11.3.1 Beschreibung auf der PMS-Ebene.- 10.11.3.2 Randbedingungen beim algorithmischen Entwurf.- 10.11.3.3 Beschreibung des RAM.- 10.11.3.4 Beschreibung der Ein- und Ausgabekomponenten.- 10.11.3.5 Modellierung des Mikroprozessors.- 10.11.4 Validierung.- 10.11.4.1 Assembler.- 10.11.4.2 Simulation.- 10.12 Physikalischer Entwurf des Mikroprozessor-ASICs.- 10.12.1 Grundlagen.- 10.12.2 Entwurfsdurchführung.- 10.12.2.1 Entwurfseingabe.- 10.12.2.2 Simulation.- 10.12.2.3 Plazierung und Verdrahtung.- 10.12.2.4 Nachbearbeitung.- 10.12.2.5 Fabrikationsvorbereitung.- 10.13 Test des gefertigten IC.- II: Literatur.

Blurb

Die Methodik des Entwurfs hochkomplexer integrierter Schaltungen hat in den letzten Jahren eine stürmische Entwicklung erfahren. Der VLSI-Entwurf, wie er heute zunehmend auch in der industriellen Praxis durchgeführt wird, basiert auf einer konsistenten Anwendung von Modellierungskonzepten auf verschiedenen Abstraktionsebenen, auf Hardware-Beschreibungssprachen und auf Syntheseverfahren. Ziel dieses Buches ist es somit, einen derartigen Entwurfsablauf anhand praktischer Aufgaben darzustellen und eine für die Lehre an Hochschulen geeignete Strukturierung vorzuschlagen. Im ersten Teil des Buches werden Entwurfsablauf, zugehörige CAE-Werkzeuge und ein anwendungsspezifischer Mikroprozessor als Entwurfsobjekt eingeführt. Der zweite Teil enthält eine ausführliche Aufgabensammlung. Diese Aufgabensammlung stellt eine Symbiose aus konventionellem Logikentwurf (Schaltplaneingabe) und Entwurf mittels Hardwarebeschreibungssprachen dar. Der Leser hat die Möglichkeit, sich eigene Praktika zusammenzustellen und dabei die beiden Modellierungskonzepte je nach Bedarf zu gewichten. Abschließend werden Standardpraktika vorgeschlagen.