Entwurf und Synthese von kundenspezifischer IP in VLSI

ISBN-13: 9786203794830 / Niemiecki / Miękka / 64 str.

Bejagam Divya; Somashekhar Malipatil; R. Madhuri Muddapu

Opis

In dieser Arbeit haben wir kundenspezifische IP für First in First out (FIFO) mit reduzierter Verlustleistung und mit hoher Geschwindigkeit entworfen.Die Vivado Design Suite verfügt über einen IP-zentrischen Design-Flow, der uns hilft, Designs und Algorithmen schnell in wiederverwendbare IP zu verwandeln. Der IP-Katalog von Vivado ist ein integriertes IP-Repository, das den Rahmen für den IP-zentrierten Design-Flow bildet. Dieser Katalog konsolidiert IP aus allen Quellen, einschließlich Xilinx® IP. Das Vivado IP-Packager-Tool ist ein besonderes Design-Reuse-Feature, das auf dem IP-XACT-Standard basiert. Das IP-Packager-Tool bietet die Möglichkeit, ein Design in jedem Schritt des Design-Flows zu verpacken und den Core als IP auf Systemebene zu organisieren.Dieses Projekt konzentriert sich auf die Erstellung und Verpackung von kundenspezifischer IP (FIFO). Das vorgeschlagene Design der kundenspezifischen IP (FIFO) wird in Xilinx Vivado 19.1 simuliert und synthetisiert. In dieser Arbeit haben wir kundenspezifische IP für First in First out (FIFO) mit reduzierter Verlustleistung und mit hoher Geschwindigkeit entworfen.Die Vivado Design Suite verfügt über einen IP-zentrischen Design-Flow, der uns hilft, Designs und Algorithmen schnell in wiederverwendbare IP zu verwandeln. Der IP-Katalog von Vivado ist ein integriertes IP-Repository, das den Rahmen für den IP-zentrierten Design-Flow bildet. Dieser Katalog konsolidiert IP aus allen Quellen, einschließlich Xilinx® IP. Das Vivado IP-Packager-Tool ist ein besonderes Design-Reuse-Feature, das auf dem IP-XACT-Standard basiert. Das IP-Packager-Tool bietet die Möglichkeit, ein Design in jedem Schritt des Design-Flows zu verpacken und den Core als IP auf Systemebene zu organisieren.Dieses Projekt konzentriert sich auf die Erstellung und Verpackung von kundenspezifischer IP (FIFO). Das vorgeschlagene Design der kundenspezifischen IP (FIFO) wird in Xilinx Vivado 19.1 simuliert und synthetisiert.

O autorze

Divya, Bejagam Ms. Bejagam Divya, Projektingenieurin (Vertragsbasis), DRDO RCI, Hyderabad, Telangana. Dr. Somashekhar Malipatil, Assistenzprofessor, Malla Reddy Engineering College & Management Sciences, Medchal, Hyderabad, Telangana. Mrs. R. Madhuri Muddapu, Wissenschaftlerin 'C', DRDO RCI, Hyderabad, Telangana.