Décodeur de Viterbi asynchrone à faible puissance

ISBN-13: 9786203716481 / Francuski / Miękka / 76 str.

Surekha Tadse; Sanjay Haridas

Opis

Ce livre traite de la conception d'un décodeur de Viterbi asynchrone à faible puissance. En raison des exigences de vitesse élevée, de faible puissance, de faible poids et de longue durée de vie des batteries, les décodeurs de Viterbi à faible puissance sont très demandés dans le domaine de la communication. Nous avons donc conçu un système qui consomme moins de puissance dynamique et qui peut être utilisé dans des applications à faible puissance. Au lieu d'utiliser l'horloge globale, le système est conçu à l'aide d'une horloge locale en employant une technique à faible consommation d'énergie comme le codage à double rail codé par niveau à 2 phases avec la méthode de décodage par échange de registre hybride à transition minimale pour réduire l'activité de commutation et éviter les opérations de mémoire inutiles afin de réduire la puissance dynamique du décodeur. Le système conçu a été testé avec différents vecteurs d'entrée et la puissance dynamique est calculée pour les décodeurs de Viterbi synchrones et asynchrones. L'analyse comparative de la puissance par différentes méthodes de décodage a prouvé que le décodeur de Viterbi asynchrone consomme moins d'énergie que le décodeur de Viterbi synchrone.

O autorze

Tadse, Surekha Surekha Tadse est professeur adjoint au G H Raisoni College of Engineering, Nagpur, (MH), Inde. Elle s'intéresse aux communications et aux VLSI et a publié plus de 30 articles dans des revues et des conférences réputées.Sanjay Haridas est professeur et doyen des études au J D College of Engineering and Management, Nagpur.