Datenflußrechner

ISBN-13: 9783519021285 / Niemiecki / Miękka / 1993 / 400 str.

Theo Ungerer

Opis

Multiprozessorsysteme, die aus vielen "billigen" Mikroprozessoren aufgebaut sind, erschlieBen aufgrund ihrer hohen Leistungsfahigkeit immer neue Anwendungsberei che. Eine Voraussetzung fiir den Einsatz von Multiprozessorsystemen ist jedoch die Parallelisierbarkeit eines Problems, d. h. die Aufteilung in Teilprobleme, die ver schiedene Prozessoren gleichzeitig bearbeiten konnen. Da ein ProzeBwechsel, also ein Wechsel von einem Teilproblem zu einem anderen, einen hohen Verwaltungsauf wand bedeutet, lassen sich heutige Multiprozessorsysteme nur dann effizient einset zen, wenn jedes dieser Teilprobleme so urnfangreich ist, daB es eine relativ lange Ausfiihrungszeit benotigt. Urn statt dieser grobkornigen zusatzlich auch feinkornige Parallelitat nutzen zu konnen, werden neuartige Prozessorarchitekturen entwickelt, die einen schnellen ProzeBwechsel ennoglichen. Ais besonders geeignet erscheinen Datenf/ufJrechner, die jedoch nach einem vollig anderen Architekturprinzip als heutige Mikroprozessoren arbeiten. Beim DatenfluB prinzip wird die Befehlsausfiihrung allein durch die Verftigbarkeit der Operanden des Maschinenbefehls ausgelost, so daB ein ProzeBwechsel nach jeder Befehlsausfiih rung eintreten kann. Weiterhin geeignet sind Multithreaded-von-Neumann-Architek turen, die das Architekturprinzip modernster Mikroprozessoren urn die Hihigkeit zu schnellen ProzeBwechseln erweitern, sowie Hybridarchitekturen, die in dem Spek trum zwischen DatenfluB- und von-Neumann-Prinzip einzuordnen sind. Nach einer Einfiihrung in die Prinzipien von DatenfluBrechnern und DatenfluBspra chen werden im vorliegenden Buch Parallelarbeitstechniken in "konventionellen" Prozessorarchitekturen vorgestellt. Die friihen, statischen DatenfluBrechner, die groBen, dynamischen DatenfluBrechnerprojekte, die neuesten Entwicklungen von Multithreaded-DatenfluBarchitekturen, die Large-Grain-DatenfluBarchitekturen und weitere DatenfluB-/von-Neumann-Hybridarchitekturen bilden den Kern des Buches. Ein letztes Kapitel behandelt die Multithreaded-von-Neumann-Architekturen und schlieBt damit die letzte Lticke im Architekturspektrum yom DatenfluB- bis zum von Neumann-Prinzip.

Spis treści

1 Grundlagen des Datenflußprinzips.- 1.1 Kontrollfluß-, Reduktions- und Datenflußprinzip.- 1.2 Datenflußsprachen.- 1.2.1 Einführung.- 1.2.2 Id.- 1.2.3 Val und Sisal.- 1.3 Datenflußgraphen und Berechnungsschemata.- 1.4 Grundstrukturen der Datenflußrechner.- 1.5 Klassifikation der Datenflußrechner.- 1.6 Erweiterungen feinkörniger Datenflußrechner.- 1.7 Anwendungen der Datenflußrechner.- 2 Parallelitätsebenen und Parallelarbeitstechniken.- 2.1 Ebenen der Parallelität.- 2.2 Techniken der Parallelarbeit.- 2.3 Techniken der Parallelarbeit durch Prozessorkopplung.- 2.3.1 Rechnernetze.- 2.3.2 Nachrichtengekoppelte Multiprozessoren.- 2.3.3 Speichergekoppelte Multiprozessoren.- 2.3.4 Virtual-Shared-Memory-Architekturen.- 2.3.5 Typische Probleme von Multiprozessoren.- 2.4 Techniken der Parallelarbeit in der Prozessorarchitektur.- 2.4.1 Befeh1spipelinng und Superpipelining.- 2.4.2 Superskalare Prozessoren und VLIW-Maschinen.- 2.4.3 Parallelarbeit verschiedener Einheiten innerhalb eines Verarbeitungselements.- 2.5 SIMD-Techniken.- 2.5.1 Vektorrechnerprinzip.- 2.5.2 Prinzip der Datenstrukturarchitektur.- 2.5.3 Feldrechner- und verwandte Architekturprinzipien.- 2.6 Mehr-Ebenen-parallele Rechner.- 3 Statische Datenflußrechner.- 3.1 Einführung und Überblick.- 3.2 Statische Datenflußrechner am MIT.- 3.2.1 Überblick.- 3.2.2 Rückkopplungsmethode des statischen Datenflußprinzips.- 3.2.3 Cell Block Architecture.- 3.2.4 Datenflußmultiprozessor-Version der MIT Static Dataflow Architecture.- 3.2.5 Form IV-Version der MIT Static Dataflow Architecture.- 3.2.6 MIT Dataflow Engineering Model.- 3.3 DDM1.- 3.4 LAU-System.- 3.5 Distributed Data Processor DDP.- 3.6 Hughes Data Flow Multiprocessor.- 3.7 Dataflow Multiprocessor von Rumbaugh.- 4 Dynamische Datenflußrechner.- 4.1 Einführung und Überblick.- 4.2 Manchester Dataflow Computer.- 4.2.1 Manchester Prototype Dataflow Computer.- 4.2.2 Programmbeispiel für den Manchester Prototype Dataflow Computer.- 4.2.3 Leistungsmessungen und Optimierungen.- 4.2.4 Manchester Multi-Ring Dataflow Machine.- 4.3 Dynamische Datenflußrechner am MIT.- 4.3.1 Überblick.- 4.3.2 U-Interpreter.- 4.3.3 MIT Tagged-Token Dataflow Architecture.- 4.3.4 I- und M-Strukturen.- 4.3.5 k-begrenztes Schleifenschema.- 4.3.6 Prinzip des expliziten Token-Speichers.- 4.3.7 Monsoon.- 4.4 Japanische Datenflußrechner.- 4.4.1 Überblick.- 4.4.2 SIGMA-1.- 4.4.3 EM-4.- 4.5 Datenflußrechner der Sandia National Laboratories.- 4.5.1 Überblick.- 4.5.2 Epsilon-1-Datenflußprozessor.- 4.5.3 Epsilon-2-Datenflußmultiprozessor.- 4.5.4 Repeat-on-Input-Verfahren.- 5 Datenfluß-/von-Neumann-Hybridarchitekturen.- 5.1 Einführung und Überblick.- 5.2 Hybridarchitekturen am MIT.- 5.2.1 Überblick.- 5.2.2 Buehrer/Ekanadhams Architekturvorschlag.- 5.2.3 VNDF-Hybridarchitektur.- 5.2.4 P-RISC.- 5.2.5 *T.- 5.3 Large-Grain-Datenfußarchitekturen.- 5.3.1 Überblick.- 5.3.2 Loral Dataflo LDF 100.- 5.3.3 PODS-Architektur.- 5.3.4 Argument Flow Architecture.- 5.3.5 Argument Fetch Dataflow Hybrid Architecture.- 5.4 Large-Grain-Datenflußarchitekturen mit komplexen Maschinenbefehlen.- 5.4.1 Überblick.- 5.4.2 Decoupled Graph/Computation Architecture.- 5.4.3 LGDG-Architektur.- 5.4.4 Stollmann Data Flow Machine.- 5.4.5 ASTOR-Projekt.- 5.4.5.1 Zielsetzungen des ASTOR-Projekts.- 5.4.5.2 ASTOR-Sprache.- 5.4.5.3 ASTOR-Architektur.- 5.4.5.4 Einordnung des ASTOR-Projekts.- 5.4.6 Reka-Architektur.- 5.5 Leistungsvergleich der Datenfluß-/von-Neumann-Hybridtechniken.- 6 Multithreaded-von-Neumann-Architekturen.- 6.1 Überblick.- 6.2 HEP.- 6.3 Horizon.- 6.4 Tern.- 6.5 MASA.- 6.6 APRIL-Prozessor im ALEWIFE-System.- 7 Zusammenfassung und Ausblick.- 8 Literaturverzeichnis.- 9 Sachwortregister.

O autorze

Prof. Dr. Theo Ungerer ist Professor für Systemnahe Informatik mit Schwerpunkt Kommunikationssysteme und Internet-Anwendungen am Institut für Informatik der Universität Augsburg. Zudem ist er wissenschaftlicher Direktor des Rechenzentrums und Mitglied des Lenkungsrates des IT-Servicezentrums der Universität Augsburg.
Seine wissenschaftlichen Interessen gelten den Gebieten der Prozessorarchitektur sowie der eingebetteten und ubiquitären Systeme. Theo Ungerer hat über 150 wissenschaftliche Publikationen und 6 Fachbücher veröffentlicht. Er ist Mitglied des Lenkungsrates und deutscher Koordinator des EU-Exzellenznetzwerkes HiPEAC- High Performance Embedded Architectures and Compilers