Compromis de performance dans la mémoire transactionnelle logicielle

ISBN-13: 9786203970098 / Francuski / Miękka / 60 str.

Naveed Asif

Opis

La mémoire transactionnelle (MT), un nouveau paradigme de programmation, est l'une des dernières approches pour écrire des programmes pour la prochaine génération de systèmes multicoeurs et multiprocesseurs. La MT est une alternative à la programmation basée sur les verrous. C'est une solution prometteuse à un problème lourd et croissant auquel les programmeurs sont confrontés dans le développement de programmes pour les architectures multiprocesseurs à puce (CMP) en simplifiant la synchronisation des structures de données partagées d'une manière qui est évolutive et composable. La mémoire transactionnelle logicielle (STM), une approche logicielle complète des systèmes TM, peut être définie comme un mécanisme de synchronisation non bloquant où les objets séquentiels sont automatiquement convertis en objets concurrents. Dans ce travail, nous présentons une comparaison de performance de quatre implémentations STM différentes - RSTM de V. J. Marathe, et al., TL2 de D. Dice, et al., TinySTM de P. Felber, et al. et SwissTM de A. Dragojevic, et al. Cela nous aide à comprendre en profondeur les compromis potentiels impliqués.

O autorze

Asif, Naveed Naveed Asif - École d'informatique, Institut de technologie de Blekinge, Suède.