Circuits numériques utilisant des techniques de réduction de la puissance de fuite sous le seuil

ISBN-13: 9786208678241 / Francuski / Miękka / 2025 / 76 str.

Kalagadda Bikshalu; M. Nakshatra

Opis

Les nombreux efforts de recherche en matière de conception de circuits VLSI à faible consommation d'énergie se sont intensifiés avec la demande croissante d'appareils électroniques portables. Grâce à la technologie avancée des circuits intégrés, la taille minimale des composants des circuits VLSI ne cesse de diminuer. Les fabricants de puces VLSI exploitent efficacement l'avantage de la réduction possible de la taille des composants en redimensionnant (réduisant) les conceptions existantes de puces VLSI qui permettent d'augmenter la vitesse du circuit. La réduction de la géométrie du transistor et l'augmentation exponentielle du nombre de transistors sur une seule puce rendent la gestion de l'énergie vitale pour la conception des circuits VLSI. La fuite sous le seuil est la principale composante de la puissance de fuite dans les circuits VLSI. Cette fuite doit être réduite afin que l'énergie soit mieux gérée. Des techniques telles que CMOS, stack, sleep et sleepy keeper sont utilisées pour contrôler la fuite sous le seuil. Ces techniques efficaces de conception de circuits numériques à faible consommation réduisent la dissipation globale d'énergie.