Application compresseur sur multiplicateur

ISBN-13: 9786204898490 / Francuski / Miękka / 80 str.

RAJAT KUMAR DWIBEDI; HEMA L.K.; PATTATHU RANI L.

Opis

Les multiplicateurs sont peut-être les principaux composants structurels des mathématiques sur ordinateur, et on les voit couramment dans lesprocesseurs designaux numériques.Les multiplicateurs à haute vitesse sont très demandés dans une variété d'applications informatiques, par exemplel'infographie, les calculs scientifiques, le traitement des images, etc. La vitesse du multiplicateur détermine larapidité d'exécution des processeurs, et les concepteurs s'efforcent actuellement d'obtenir une vitesse élevée avec une faible consommation d'énergie. Les troisétapes distinctes de la conception du multiplicateur comprennent un générateur de produit partiel, une réduction de produit partiel et unétage d'addition.L'étape principale qui améliore les performances globales du multiplicateur est l'étape de réduction. Siunchangement considérable est apporté à cette étape, le délai global de la multiplication, la puissance et la surface sont réduits de manière drastique.Lescompresseurssont généralement utilisés pour accumuler les produits partiels car ceux-ci contribuent à la diminution tout comme la diminution de lavoie debase, ce qui est essentiel pour maintenir l'exposition du circuit.

O autorze

DWIBEDI, RAJAT KUMARM. RAJAT KUMAR DWIBEDI a obtenu son diplôme d'ingénieur en électronique et communication de l'Institution of Engineers (India), Kolkata en 2001 et a obtenu un Master en conception VLSI en 2009 de l'Université Sathyabama, Chennai, Inde. Il poursuit actuellement un doctorat à la Vinayaka Missions Research Foundation (VMRF).