Entwurf von Semicustom-Schaltungen

ISBN-13: 9783540515616 / Niemiecki / Miękka / 1989 / 250 str.

Axel Kemper;Manfred Meyer

Opis

Das Buch behandelt den Entwurf von Semicustom-ICs, einer Untergruppe der anwendungsspezifischen Schaltungen (ASICs), zu denen programmierbare Logikbausteine, Gate Arrays und Standardzellen-ICs gehoren. Nach einer kurzen Einfuhrung in die technischen und wirtschaftlichen Aspekte wird auf die fur ASIC-Anwender wesentlichen Eigenschaften der verwendeten Technologien eingegangen. Hieran schliesst sich eine ausfuhrliche Darstellung des Aufbaus sowie der typischen Eigenschaften von Semicustom-ICs an. Dabei werden auch PLDs in ihrer Vielfalt diskutiert, einschliesslich der neueren Entwicklungen. CAD-Werkzeugen und besonders der Testbarkeit von Semicustom-Schaltungen sind jeweils eigene Kapitel gewidmet. Der praktische Design-Ablauf wird anhand zweier uberschaubarer Beispiele demonstriert. Das Buch zeigt dem Entwicklungsingenieur die fur einen ASIC-Entwurf wesentlichen Zusammenhange auf, gibt Anregungen und weiterfuhrende Hinweise und ermoglicht dem Studenten einen Einstieg in das Thema."

Spis treści

1 Anwendungsspezifische integrierte Schaltungen (ASICs).- 1.1 Einordnung der Semicustom-Schaltungen.- 1.2 Wirtschaftlichkeit.- 1.3 Anwendungsbereiche.- 2 Technologien.- 2.1 Bipolare Halbleiterprozesse.- 2.1.1 Schaltungsfamilien mit gesättigter Logik (TTL, I2L).- 2.1.2 Schaltungsfamilien mit ungesättigter Logik (LSTTL, STTL, ECL).- 2.2 MOS-Prozesse.- 2.2.1 MOS-Transistoren.- 2.2.2 CMOS-Transistoren und Grundschaltungen.- 2.3 Kombinierte und neuartige Halbleiterprozesse.- 2.3.1 BiCMOS — Bipolar kombiniert mit CMOS.- 2.3.2 SOI — Silizium auf Isolator.- 2.3.3 Galliumarsenid.- 3 Semicustom-Schaltungen.- 3.1 Programmierbare Logikschaltungen (PLD).- 3.1.1 PLD-Architektur und Technologie.- 3.1.2 Bausteine mit zwei programmierbaren Ebenen (PLA).- 3.1.3 Bausteine mit einer programmierbaren Ebene (PAL).- 3.1.4 Programmierbare Makro-Logik (PML).- 3.1.5 Programmierbare Zellen-Arrays (LCA).- 3.2 Gate Arrays.- 3.2.1 Grundsätzlicher Aufbau.- 3.2.2 Hard- und Softmakros.- 3.2.3 Signalverarbeitungsgeschwindigkeit.- 3.2.4 Entwurfsphasen.- 3.3 Standardzellen-Design.- 3.3.1 Chipaufbau.- 3.3.2 Eigenschaften.- 3.3.3 Weiterentwicklungen.- 3.4 Vergleich aus Anwendersicht.- 4 CAD-Werkzeuge.- 4.1 Hilfen für Machbarkeitsstudie und Systementwurf.- 4.2 Unterstützung beim Schaltungsentwurf.- 4.2.1 Eingabe von Schaltplänen.- 4.2.2 Logiksynthese.- 4.2.3 Blockgeneratoren.- 4.2.4 Logiksimulation.- 4.2.5 Test.- 4.2.6 Plazierung und Verdrahtung.- 4.3 Übergabeformate für CAD-Daten.- 4.3.1 VDHL.- 4.3.2 EDIF.- 4.3.3 CIF.- 4.4 Rechenanlagen für CAD.- 4.5 Auswahlkriterien für CAD-Systeme.- 5 Design-Ablauf.- 5.1 PLD-Design.- 5.2 Gate Array- und Standardzellen-Design.- 5.2.1 Schnittstelle Anwender/Hersteller.- 5.2.2 Schaltungs-Design.- 5.2.2.1 Gate Count.- 5.2.2.2 Hinweise zur Testbarkeit.- 5.2.2.3 Aufbau interner Busse.- 5.2.2.4 Zeitkritische Pfade.- 5.2.3 Netzwerkeingabe.- 5.2.4 Simulation.- 5.2.5 Fehlersimulation in der Praxis.- 5.3 Gehäuseipauformen.- 6 Test von Semicustom-Schaltungen.- 6.1 Motivation für das Testen.- 6.1.1 Testarten.- 6.1.2 Fehlermodelle.- 6.1.3 Fehlerabdeckung und Defektrate.- 6.2 Entwicklung von Testmustern.- 6.2.1 Fehlersimulation.- 6.2.2 Automatische Testmuster-Generierung.- 6.2.3 Test-Regeln.- 6.3 Testfreundlicher Schaltungsentwurf.- 6.3.1 Allgemeine Maßnahmen.- 6.3.2 Scan-Techniken.- 6.3.3 Selbsttest.- bl]o.