16/32 Bit-Mikroprozessorsysteme

ISBN-13: 9783519061298 / Niemiecki / Miękka / 1991 / 426 str.

Manfred Rubel

Opis

Das vorliegende Buch ist die Uberarbeitung des Skriptes einer Vorlesung fur Studenten der Universitat der Bundeswehr Hamburg. Bedingt durch die Vor gaben des Studienplans sind den Horern noch keine tiefergehenden Details von Prozessoren, Rechnern oder der Systemsoftware vermittelt worden. Sol ches Wissen wird auch beim Leser dieses Buches nicht vorausgesetzt. Die Prinzipien der digitalen Schaltungstechnik sollten bekannt und erste Erfah rungen mit einem Rechner durch das Programmieren in einer Hochsprache sollten gemacht sein. Selbstverstandlich kann es fur den Leser nur von Vor teil sein, wenn er mit der Welt der 8 bit-Prozessoren vertraut ist. Mikroprozessoren wurden in den siebziger Jahren vorwiegend fur solche Steuerungsaufgaben und Problemstellungen eingesetzt, die durch ein einzel nes Programm gelost werden konnten. Im Bereich der grosseren Minicomputer war es zu dieser Zeit noch ublich, die Zentraleinheit (CPU) aus vielen Inte grierten Schaltkreisen auf einer grossen Leiterplatte aufzubauen. Computer dieser Art waren frei programmierbar und hatten intellUpfgesteuerte Betriebs systeme mit der Fahigkeit, mehrere Programme, ihre Ein- und Ausgaben, so wie die Kommunikation zwischen ihnen zu verwalten. Die Firma Motorola entwickelte mit dem M68000 einen Mikroprozessor, bei dem eine CPU vergleichbar der eines Minicomputers auf nur einem Chip in tegriert ist. Seine Architektur weist Merkmale auf, die ihn fur eine Umgebung mit mehreren Programmen besonders geeignet erscheinen lasst; hierauf wird im Einzelfall immer wieder hingewiesen."

Spis treści

1 Einführung.- 1.1 Entwicklung der Mikroprozessoren.- 1.2 Informationsdarstellung.- 1.2.1 Darstellung von Zahlen, elementare Rechenoperationen.- 1.2.1.1 Umwandlung ganzer Dezimalzahlen in andere Zahlensysteme.- 1.2.1.2 Umwandlung ganzer Hexadezimal-, Oktal- und Dualzahlen in das Zehnersystem.- 1.2.1.3 Zahlen bei vereinheitlichten Busbreiten.- 1.2.1.4 Darstellung binär codierter Dezimalzahlen.- 1.2.1.5 Addition von ganzen positiven Zahlen.- 1.2.1.6 Darstellung negativer ganzer Zahlen.- 1.2.1.7 Darstellbare Bereiche ganzer Zahlen bei verschiedenen Datenformaten.- 1.2.1.8 Addition und Subtraktion positiver und negativer ganzer Zahlen.- 1.2.1.9 Bereichsüberschreitung bei Addition und Subtraktion.- 1.2.1.10 Darstellung von Dezimalbrüchen als Dualbrüche, Festkommaarithmetik.- 1.2.2 Gleitkommadarstellung.- 1.2.3 Alphanumerische Zeichen.- 2 Struktur eines Mikroprozessorsystems.- 2.1 Grundsätzlicher Systemaufbau.- 2.2 Speicher (Lese-, Schreib-/Lesespeicher).- 2.3 Datenein-/-ausgabe.- 2.4 Busstruktur.- 2.5 Mikroprozessor.- 2.6 Mikrocomputer und Mikrocomputersysteme.- 2.6.1 Unterbrechungstechnik (Interrupttechnik).- 2.6.2 Speicherverwaltung.- 2.6.3 Betriebssystem.- 2.6.4 Programme.- 2.6.4.1 Task und Prozeß.- 2.6.4.2 Taskdeskriptor.- 2.6.4.3 Taskzustände.- 3 Assemblerprogrammierung.- 3.1 Symbolische Schreibweise.- 3.1.1 Auszug aus der Befehlsliste.- 3.1.2 Beispiel: Addition zweier Zahlen.- 3.2 Assembler.- 3.2.1 Pseudoinstruktionen.- 3.2.2 Symboltabelle.- 3.2.3 Zweiphasenassembler.- 3.2.4 Assemblersyntax.- 3.2.5 Erweitertes Additionsbeispiel.- 3.2.6 Flußdiagramme.- 4 Der Mikroprozessor M68000.- 4.1 Speicheradressierung und Datenorganisation.- 4.2 Stapelspeicher.- 4.3 Programmiermodell.- 4.3.1 Bedingungscoderegister CCR.- 4.3.2 Daten- und Adreßregister.- 4.3.3 Systembyte des Statusregisters.- 4.3.3.1 System- und Anwendermodus.- 4.3.3.2 Überwachungsbit.- 4.3.3.3 Interruptmaskenbits.- 4.3.3.4 Tracebit.- 4.4 Adressierungsarten.- 4.4.1 Operationswort.- 4.4.2 Allgemeines Befehlsformat.- 4.4.3 Übersicht über die Adressierungsarten.- 4.4.4 Adressierungsart Datenregister direkt.- 4.4.5 Adressierungsart Adreßregister direkt.- 4.4.6 Adressierungsart Adreßregister indirekt.- 4.4.7 Adressierungsart Adreßregister indirekt mit Postinkrement.- 4.4.8 Adressierungsart Adreßregister indirekt mit Predekrement.- 4.4.9 Adressierungsart Adreßregister indirekt mit Adreßdistanz d16.- 4.4.10 Adressierungsart Adreßregister indirekt mit Adreßdistanz d8 und Indexregister.- 4.4.11 Adressierungsart Absolut kurz.- 4.4.12 Adressierungsart Absolut lang.- 4.4.13 Adressierungsart Programmzählerrelativ mit Adreßdistanz d16.- 4.4.14 Adressierungsart Programmzählerrelativ mit Adreßdistanz d8 und Indexregister.- 4.4.15 Adressierungsart Unmittelbar.- 4.4.16 Adressierungsart Unmittelbar schnell.- 4.4.17 Adressierungsart Implizit.- 4.5 Ausgewählte Befehle.- 4.5.1 Bedingungscodes.- 4.5.2 Bedingte Verzweigung.- 4.5.3 Befehle ADDX (Add With Extend) und SUBX (Subtract With Extend).- 4.5.4 Befehle LSL (Logical Shift Left) und LSR (Logical Shift Right).- 4.5.5 Befehle ASL (Arithmetic Shift Left) und ASR (Arithmetic Shift Right).- 4.5.6 Befehle DBcc (Prüfe Bedingung, dekrementiere und verzweige).- 4.5.7 Unterprogramme und Parameterübergabe, Befehle BSR, JSR, RTS.- 4.5.8 Befehle LEA (Load Effective Address) und PEA (Push Effective Address).- 4.5.9 Befehle LINK und UNLK (Unlink).- 4.5.10 Befehl CHK (Check Register against Bounds).- 4.6 Befehls- und Datenvorgriff.- 4.7 Verschiebbarer Code.- 4.8 Kommunikation mit Speicher und Peripherie über den Bus.- 4.8.1 Taktsignal (CLCK).- 4.8.2 Der Bus.- 4.8.2.1 Der Synchrone Bus.- 4.8.2.2 Der Asynchrone Bus.- 4.8.2.3 Bausteinauswahl und DTACK-Erzeugung.- 4.8.2.4 Beispiel Dekodierung und DTACK-Logik.- 4.8.2.5 Synchrone Buszyklen des M68000.- 4.8.3 Die Statusleitungen (FC2-FCO).- 4.9 Ausnahmeverarbeitung.- 4.9.1 TRAP-Ausnahme.- 4.9.2 Privilegverletzungsausnahme.- 4.9.3 Weitere befehlsbedingte Ausnahmen.- 4.9.4 Reset-Ausnahme.- 4.9.5 Unterbrechungsausnahme.- 4.9.5.1 Nichtautovektorielle Unterbrechung.- 4.9.5.2 Beispiel Nichtautovektorielle Unterbrechung.- 4.9.5.3 Anwender-ISR.- 4.9.5.4 Autovektorielle Unterbrechung.- 4.9.6 Zusammentreffen mehererer Unterbrechungsanforderungen.- 4.9.7 Nicht initialisierte Unterbrechungsanforderung.- 4.9.8 Busfehlerausnahme.- 4.9.9 Adreßfehlerausnahme.- 4.9.10 Gleichzeitiges Auftreten mehrerer Ausnahmen.- 4.9.11 Gruppe O-Ausnahme während einer Gruppe O-Ausnahme.- 4.9.12 Undefinierter Interrupt.- 4.10 Buszuteilung.- 5 Halbleiterspeicher.- 5.1 Nichtflüchtige Halbleiterspeicher.- 5.1.1 Read Only Memory (ROM).- 5.1.2 Programmierbares Read Only Memory (PROM).- 5.1.3 Löschbares PROM (EPROM, Erasable PROM).- 5.1.4 Elektrisch löschbares PROM (EEPROM, Electrically Erasable PROM).- 5.1.5 Nichtflüchtiges RAM (NVRAM, Non Volatile RAM).- 5.2 Flüchtige Halbleiterspeicher.- 5.2.1 Statisches RAM.- 5.2.2 Dynamisches RAM.- 5.3 Flüchtige Speicher mit Schutz gegen Spannungsausfall.- 6 Gleitkommacoprozessor 68881.- 6.1 Befehlssatz.- 6.2 Zusätzliche Datenformate.- 6.3 Befehlsbeispiele.- 6.4 Programmiermodell.- 6.4.1 Modussteuerbyte.- 6.4.2 Byte Ausnahme zulassen.- 6.4.3 Bedingungscodebyte des Statusregisters.- 6.4.4 Ausnahmestatusbyte.- 6.4.5 Byte Aufgetretene Ausnahmen.- 6.4.6 Register für Adresse der Gleitkommainstruktion.- 6.5 Coprozessorschnittstelle.- 6.6 Befehlsaufbau.- 6.7 Der Gleitkommaprozessor 68881 in M68020-Systemen.- 6.8 Kommunikationsprotokoll.- 6.9 Peripherer Prozessor.- 7 Direkter Speicherzugriff.- 7.1 Grundsätzliche Funktion eines DMA-Bausteins.- 7.2 Übertragung in zwei Buszyklen (Transfer mit zwei Busadressen).- 7.3 Übertragung in einem Buszyklus (inadreßtransfer).- 7.4 Anforderungen an einen vielseitigen DMA-Steuerbaustein.- 7.4.1 Anforderungen durch Geräteschnittstellen.- 7.4.2 Anforderungen durch den Systembus.- 7.4.3 Anforderungen durch das Betriebssystem.- 8 Datenein-/-ausgabe.- 8.1 Speicheradressierte Ein-/Ausgabe.- 8.2 Parallel E/A-Baustein mit Zeitgeber 68230.- 8.2.1 Die Parallelein-/-ausgabe des 68230.- 8.2.1.1 Eingabequittungsbetrieb.- 8.2.1.2 Ausgabequittungsbetrieb.- 8.2.1.3 Die verschiedenen Modi und ihre Programmierung.- 8.2.1.3.1 Unidirektionaler 8 bit-Modus — doppelt gepufferte Eingabe, einfach gepufferte Ausgabe.- 8.2.1.3.2 Bidirektionaler 16 bit-Modus — doppelt gepufferte Eingabe, doppelt gepufferte Ausgabe.- 8.2.2 Zeitgebersektion des 68230.- 8.2.2.1 Funktionen.- 8.2.2.2 Register der Zeitgebersektion.- 8.2.2.3 Interne Struktur der Zeitgebersektion.- 8.2.2.4 Das Timer Control Register TCR.- 8.2.2.5 Periodische Unterbrechungsanforderungen.- 8.2.2.6 Watchdog Timer.- 8.3 Serieller Schnittstellenbaustein.- 8.3.1 Datenausgabe mit der Methode Aktives Warten.- 8.3.2 Datenausgabe durch einen tabellengesteuerten Treiber.- 8.3.3 Modifizierter Treiber für alle Bausteine gleichen Typs im System.- 9 Literatur.- Befehle des M68000.- Liste der Abkürzungen.

O autorze

Dr.Ing. Manfred Rübel, Akademischer Direktor im Fachbereich Elektrotechnik, Universität der Bundeswehr Hamburg