Travaux sur le transistor à ionisation par impact (i-mos) » książka
Travaux sur le transistor à ionisation par impact (i-mos)
ISBN-13: 9786131501739 / Francuski / Miękka / 2018 / 196 str.
Le transistor A ionisation par impact (I-MOS) est une nouvelle architecture prA(c)sentant l'avantage de s'affranchir de la barriA]re des 60mV/dec A tempA(c)rature ambiante, qui limite la pente sous le seuil de l'architecture MOSFET classique. Le I-MOS se prA(c)sente comme une diode PiN dont la zone intrinsA]que est partiellement recouverte par une grille. L'objectif de cette thA]se est d'A(c)valuer les performances du I-MOS comme candidat potentiel A A l'aprA]s CMOS A, A la fois du point de vue du dispositif unitaire et dans un environnement circuit. Nous avons fabriquA(c) nos dispositifs sur substrats SOI et GeOI et proposA(c) un procA(c)dA(c) innovant de rA(c)alisation du I-MOS. Les dispositifs rA(c)alisA(c)s ont A(c)tA(c) testA(c)s A(c)lectriquement afin de vA(c)rifier les propriA(c)tA(c)s fondamentales du I-MOS (2mV/dec mesurA(c)s...) et de comparer les performances du I-MOS avec celles des MOSFET co-intA(c)grA(c)s. Le fonctionnement des I-MOS en mode tunnel bande A bande a aussi A(c)tA(c) observA(c). Nous avons A(c)galement dA(c)veloppA(c) un modA]le analytique pour le I-MOS qui dA(c)crit correctement le fonctionnement A(c)lectrique du dispositif. Ce modA]le a ensuite A(c)tA(c) intA(c)grA(c) dans un environnement SPICE pour rA(c)aliser des simulations de circuits A base de I-MOS.
Le transistor à ionisation par impact (I-MOS) est une nouvelle architecture présentant lavantage de saffranchir de la barrière des 60mV/dec à température ambiante, qui limite la pente sous le seuil de larchitecture MOSFET classique. Le I-MOS se présente comme une diode PiN dont la zone intrinsèque est partiellement recouverte par une grille. Lobjectif de cette thèse est dévaluer les performances du I-MOS comme candidat potentiel à laprès CMOS , à la fois du point de vue du dispositif unitaire et dans un environnement circuit. Nous avons fabriqué nos dispositifs sur substrats SOI et GeOI et proposé un procédé innovant de réalisation du I-MOS. Les dispositifs réalisés ont été testés électriquement afin de vérifier les propriétés fondamentales du I-MOS (2mV/dec mesurés...) et de comparer les performances du I-MOS avec celles des MOSFET co-intégrés. Le fonctionnement des I-MOS en mode tunnel bande à bande a aussi été observé. Nous avons également développé un modèle analytique pour le I-MOS qui décrit correctement le fonctionnement électrique du dispositif. Ce modèle a ensuite été intégré dans un environnement SPICE pour réaliser des simulations de circuits à base de I-MOS.
Czytaj nas na:
KrainaKsiazek.PL - Księgarnia Internetowa
