Entwurf und Realisierung eines Multiprozessors: Das System „Heidelberger POLYP“

ISBN-13: 9783540179092 / Niemiecki / Miękka / 1987 / 218 str.

Reinhard Manner

Opis

Physikalische Experimente, die an Teilchenbeschleunigern durchgefiihrt werden, sind In den letzten Jahren zunehmend komplexer geworden. Dies ist in erster Linie der techno log is chen Entwicklung zu verdanken, die eine immer leistungsfahigere Infrastruktur wie Beschleuniger, Detektoren und Elektronik verfiigbar machte. Damit wurde die Untersuchung neuartiger Probleme moglich. Umgekehrt stimulierten die gemachten Erfahrungen technologische Entwicklungen zur Beseitigung aufgetretener Engpasse. Die technische Weiterentwicklung der Infrastruktur bezog sich dabei auf fast aile Stufen des Experiments, von der Erzeugung physikalisch interessanter Ereignisse bis zur ihrer endgiiltigen Analyse. Dies betrifft zunachst die Beschleuniger selbst, bei denen die fiir Reaktionen verfiigbare Energie und die Strahlstromstarke urn eine GroBenordnung gesteigert wurde. Bei den heute verfiigbaren Energien werden sowohl bei Reaktionen zwischen Elementarteilchen, als auch zwischen Atomkernen typischerweise sehr viele Reaktionsprodukte beobachtet, die nur in Detektoren mit hoher innerer Parallelitat nachgewiesen werden konnen. Auch die Auslese-und Digitalisierungs-Elektronik wurde den hohen Zahlraten und der groBen Zahl der Detektorkaniile angepaBt. Moderne Frontend-Elektronik-Systeme konnen praktisch beliebig viele Parameter pro Ereignis aus Detektoren auslesen und mit einer Rate von bis zu 120 MHz digitalisieren. Aus Effizienzgriinden wird jedoch der angebotene Datenstrom durch Trigger reduziert. Auch die Online-Rechner, zu denen die digitalisierten und vorgefilterten Ereignisse iibertragen werden, wurden in den letzten Jahren verbessert, ebenso wie die GroBrechner, die zur Omine-Analyse der gesammelten Daten verwendet werden. Die Leistungsfahigkeit dieser Systeme wurde allerdings nicht in dem gleichen MaBe erhoht, wie bei Detektor-und Elektronik-Systemen: Bei Online-Rechnern wurde der Ubergang von der 16- Bit-zur 32-Bit-Generation vollzogen, jedoch ohne wesentliche Geschwindigkeitssteigerung.

Spis treści

1. Einleitung.- 2. Problemstellung.- 3. System-Konzept.- 3.1. Parallelverarbeitung.- 3.1.1. Zerlegung einer Aufgabe in parallele Prozesse.- 3.1.2. Besondere Probleme der Parallelverarbeitung.- 3.1.2.1. Gegenseitiger Ausschluß.- 3.1.2.2. Verklemmung (Deadlock).- 3.1.2.3. Aussperrung.- 3.1.2.4. Korrektheit.- 3.1.3. Formulierung paralleler Prozesse mit Graphen.- 3.1.4. Bearbeitung eines Graphen.- 3.2. Ereignisiilterung mit Hilfe von Parallelverarbeitung.- 3.2.1. Analyse des Problems.- 3.2.2. Analyse möglicher Rechnerstrukturen.- 3.2.2.1. Parallelität in Computersystemen.- 3.2.2.2. Zerlegung eines Systems in Funktionsmodule.- Beispiele für Funktionsmodule.- Homogenität.- 3.2.2.3. Vernetzung der Funktionsmodule.- Statische Verbindungsnetzwerke.- Dynamische Verbindungsnetzwerke.- 3.2.2.4. Ablaufsteuerung.- Systemkontrolle.- Synchronizität.- 3.2.2.5. Beispiele von Parallelrechner-Architekturen.- 3.2.3. Abbildung Problem ? Rechnerstruktur.- 3.2.3.1. Adaption der Rechnerhardware.- 3.2.3.2. Prozeß-Scheduling.- Statisches Scheduling.- Dynamisches Scheduling.- 3.2.3.3. Realisierung der Ablaufsteuerung.- 3.2.3.4. Effizienz der Abbildung.- 3.2.3.5. Fehlertoleranz.- 3.3. Wahl einer geeigneten Architektur.- 3.3.1. Auswahlkriterien.- 3.3.1.1. Systemleistung.- 3.3.1.2. Flexibilität.- 3.3.1.3. Zuverlässigkeit.- 3.3.2. Beurteilung der Möglichkeiten.- 3.3.2.1. Systemebene.- Funktionelle Verteilung: MIMD.- Speicherorganisation.- Topologie.- Koordination der Module.- Unterstützung von fehlertolerantem Betrieb.- 3.3.2.2. Modulebene.- Zerlegung in Funkt ions-Einheiten.- Verbindung der Funktions-Einheiten.- Koordination der Funktions-Einheiten.- 4. Realisierung des Multiprozessorsystems.- 4.1. Hardware.- 4.1.1. System-Aspekte.- 4.1.1.1. Systemgröße.- 4.1.1.2. Adressierung.- Adressierungsarten.- Adreßräume.- 4.1.1.3. Statische und dynamische Systemkonfiguration.- 4.1.1.4. Transparenter Multiprozessor-Betrieb.- Ressourcen-verwaltende Netzwerke.- Pool Verwaltung über Broadcast-Select-Adressierung.- Dynamische Pool Verwaltung mit dem Synchronisations-Bus.- 4.1.2. Module.- 4.1.2.1. Standard-Module.- Prozessor-Module.- Speicher-Modul.- I/O-Prozessor-Module.- Host-Module.- 4.1.2.2. Standard-Units.- Prozessor-Units.- Speicher-Units.- Busswitch-Unit.- Cache-Memory-Unit.- Speicher-Unit mit Ereignis-Sortierung.- Fehler-Korrektur-Unit.- Simulator-Unit.- 4.1.3. Datenbus.- 4.1.3.1. Anforderungen.- 4.1.3.2. Beurteilung von Standard-Bussen.- 4.1.3.3. Realisierung des Polybus-Systems.- Schichten-Modell für Busse.- Bus-Schnittstelle.- Deadlock-Behandlung.- Struktur des Polybus-Systems.- Verwaltung des Polybus-Systems.- Eigenschaften des Polybus-Systems.- 4.2. Software.- 4.2.1. Programmentwicklung.- 4.2.2. Statische Prozeß-Zuweisung.- 4.2.3. Paralleles Pascal.- 4.2.4. Priorisiertes Multitasking.- 5. Zusammenfassung.- Anhang A1: Anti-Compton-Filter.- Anhang A2: Verfügbarkeit eines Pools.