Conception d'un diviseur flexible multibande avec horloge monophasée à faible puissance

ISBN-13: 9786203993356 / Francuski / Miękka / 116 str.

K. Shashidhar

Opis

Le synthétiseur de fréquence utilise un prescaler comme indiqué dans le diviseur du premier étage, mais le diviseur consomme de l'énergie. La plupart des synthétiseurs de fréquence IEEE 802.11a / b / g utilisent des diviseurs SCL comme premier étage, tandis que les loquets dynamiques ne sont pas encore adoptés pour les synthétiseurs multibandes. Dans cet article, un diviseur N entier multibande dynamique et flexible basé sur la topologie pulse-swallow est proposé. Il utilise un prescaler 2/3 large bande à faible puissance et un prescaler multi-modules 32/33/47/48 large bande. Le diviseur utilise également une cellule basse consommation améliorée pour le compteur chargeable T-bit swallow. Un diviseur Logic multibande dynamique et flexible en nombre entier N est conçu qui utilise le prescaler 2/3 à large bande et le prescaler multimodule 32/33/47/48. Puisque la fréquence de fonctionnement maximale de 6,2 GHz, a multimodulus 32/33/47/48 prescaler ; Programme les valeurs de (P) et Swallow (S) compteurs peuvent effectivement être programmés pour le diviser sur toute la gamme de fréquences. Les compteurs P et S sont programmés en conséquence. Le diviseur flexible multibande proposé utilise également une cellule binaire chargeable améliorée pour le compteur Swallow et consomme une puissance de 0,96 et 2,2 MW, respectivement. Il fournit une solution au synthétiseur PLL à faible puissance.

O autorze

Shashidhar, K. K.Shashidhar a 20 ans d'expérience dans le domaine de l'enseignement. Il a obtenu un doctorat de l'Université GITAM. M.Tech en conception de systèmes VLSI de JNTUH. Travaille actuellement comme professeur associé au département d'ECE de GNITC (autonome), Ibrahimpatnam, affilié à JNTU, Hyderabad. A travaillé pour TNTU affilicated college malaysia pendant 4 ans.